Tại sự kiện Intel Architecture Day vừa diễn ra, "đội xanh" đã công bố một loạt những thứ rất mới như thế hệ vi xử lý Tiger Lake, chi tiết hơn về GPU Xe, công nghệ tiến trình và đóng gói mới cùng rất nhiều thứ khác. Trong suốt sự kiện kéo dài từ 10 giờ tối đến 2 giờ sáng, lượng thông tin quá nhiều và mình sẽ chia ra nhiều bài để anh em dễ theo dõi.
Trước khi nói đến những công nghệ hay sản phẩm dưới đây thì tình hình hiện tại, Intel đang có nhiều thay đổi, không chỉ là việc CEO Bob Swan công bố thuê TSMC sản xuất - một công bố gây chấn động và chưa từng có trong lịch sử Intel, mà còn là một sự cải tổ lớn về con người lẫn cách thức hoạt động. Thứ được Intel nhấn mạnh lần này là 6 Pillars of Technology - 6 cột trụ công nghệ và chúng bao bọc lấy nhau trong đó bao gồm Process & Packaging (tiến trình và công nghệ đóng gói chip), XPU Architecture (kiến trúc XPU), Memory (bộ nhớ bao gồm cả bộ đệm lẫn DRAM), Interconnect (cầu kết nối XGC mới), Security (bảo mật) và Software (phần mềm).
Trong phần đầu của sự kiện thì Intel đã chia sẻ về node tiến trình 10nm cải tiến gọi là 10nm SuperFin và đây cũng là tiến trình được sử dụng cho Tiger Lake cũng như nhiều dòng vi xử lý tiếp theo. Với 10nm SuperFin, Intel đã cải tiến nhiều thành phần của thiết kế FinFET hiện có, bổ sung gate pitch để transistor có thể chịu được dòng điện cao hơn hay cải tiến thiết kế source và drain để giảm điện trở, tăng sức căng từ đó cho phép dòng electron từ source sang drain nhiều hơn và nhanh hơn.
Trước khi nói đến những công nghệ hay sản phẩm dưới đây thì tình hình hiện tại, Intel đang có nhiều thay đổi, không chỉ là việc CEO Bob Swan công bố thuê TSMC sản xuất - một công bố gây chấn động và chưa từng có trong lịch sử Intel, mà còn là một sự cải tổ lớn về con người lẫn cách thức hoạt động. Thứ được Intel nhấn mạnh lần này là 6 Pillars of Technology - 6 cột trụ công nghệ và chúng bao bọc lấy nhau trong đó bao gồm Process & Packaging (tiến trình và công nghệ đóng gói chip), XPU Architecture (kiến trúc XPU), Memory (bộ nhớ bao gồm cả bộ đệm lẫn DRAM), Interconnect (cầu kết nối XGC mới), Security (bảo mật) và Software (phần mềm).
Trong phần đầu của sự kiện thì Intel đã chia sẻ về node tiến trình 10nm cải tiến gọi là 10nm SuperFin và đây cũng là tiến trình được sử dụng cho Tiger Lake cũng như nhiều dòng vi xử lý tiếp theo. Với 10nm SuperFin, Intel đã cải tiến nhiều thành phần của thiết kế FinFET hiện có, bổ sung gate pitch để transistor có thể chịu được dòng điện cao hơn hay cải tiến thiết kế source và drain để giảm điện trở, tăng sức căng từ đó cho phép dòng electron từ source sang drain nhiều hơn và nhanh hơn.
Ngoài ra, Intel còn giới thiệu giải pháp tụ điện Super MIM - Metal Insulator Metal với điện dung cao hơn gấp 5 lần so với các giải pháp hiện có trong ngành. Đây là một phát kiển sử dụng các vật liệu điện môi Hi-K xếp lớp lên nhau, mỗi lớp chỉ mỏng vài Angstrom để tạo thành một cấu trúc siêu lưới lặp đi lặp lại.
Thử hình dung với tiến trình 14nm, mỗi dấu + tức một node phụ chỉ cho hiệu năng tăng thêm tầm 5% còn với 10nm SuperFin, mức chênh lệch hiệu năng đến 17,5% so với 10nm nguyên gốc. Một điều lưu ý là Ice Lake hiện tại vẫn đang dùng tiến trình 10nm nguyên gốc, chưa phải SuperFin.
Tiger Lake - Core thế hệ 11 sẽ sử dụng tiến trình 10nm SuperFin và chúng ta sẽ có thể diện kiến dòng vi xử lý này ngay trong năm nay. Intel dành ra gần 30 phút chỉ để nói về những thay đổi đáng chú ý về kiến trúc trên Tiger Lake:
Trên dòng Ice Lake 10nm hiện tại, nó được trang bị các nhân Sunny Cove và kiến trúc này cho IPC cao nhưng không thể duy trì xung nhịp cao. Bằng chứng là những con CPU như Core i7-1065G7 (chip được trang bị trên chiếc Surface Book 3 và nhiều dòng máy mỏng cao cấp mới) có xung base rất thấp, chỉ 1,3 GHz và xung Turbo cũng chỉ ở 3,9 GHz. Vậy nên để giải quyết vấn đề về xung thì Intel sử dụng tiến trình 10nm SuperFin như đã nói ở trên và sự bổ sung của lớp gate pitch sẽ giúp bán dẫn chịu được dòng điện cao hơn từ đó cho xung nhịp cao hơn, thứ sẽ giúp dòng Tiger Lake cất cánh.
Tiger Lake khai thác các nhân Willow Cove với băng thông gấp đôi và cơ chế double ring thay vì ring đơn như kiến trúc vi xử lý của Intel hiện tại. Willow Cove về cơ bản cải tiến từ Sunny Cove và với việc sử dụng tiến trình SuperFin thì nó sẽ cho hiệu năng cao hơn với điện năng sử dụng hiệu quả hơn rất nhiều so với Sunny Cover trên Ice Lake.
Intel có thể thiết kế vi xử lý theo 2 hướng, 1 hướng là tập trung vào IPC và đẩy mạnh hiệu năng đơn nhân lợi dụng ưu thế về xung nhịp như chúng ta đã thấy trong hàng chục năm qua hoặc là chuyển hướng sang hiệu năng/điện năng và thứ Intel chọn là hiệu năng/điện năng sau khi phát hiện ra sự tăng tiến về sức mạnh đáng chú ý trên thiết kế của dòng Ice Lake.
Quảng cáo
Như vậy Tiger Lake sẽ có cơ chế xung/điện năng cực kỳ hiệu quả - nó có thể đạt mức xung 4 GHz với chỉ 15 W và dĩ nhiên trần TDP vẫn còn rất thoáng và con chip sẽ có thể đạt được mức xung 5 GHz. Điều này có nghĩa ở bất kỳ mức xung nào thì Tiger Lake sẽ cần ít điện năng hơn so với các thế hệ vi xử lý trước. Và kết quả là toàn bộ đường con VF (Voltage/Frequency) của Willow Cove vượt và đều hơn so với Sunny Cove - thể hiện sự tối ưu về điện năng/xung nhịp từ V-Min đến V-Max (điện áp tối thiểu đến tối đa).
Đây là một ví dụ cho thấy sự khác biệt giữa Willow Cover và Sunny Cove khi chạy WebXPRT 3 - một công cụ benchmark trên trình duyệt dùng HTML5 và JavaScript, rất nhạy về xung và thể hiện thuộc tính tăng giảm xung tự nhiên của CPU khi thực hiện tác vụ duyệt web. Xung nhịp đo theo thời gian thực của Sunny Cover và Willow Cove hiển thị lần lượt với màu xanh và vàng khi chạy WebXPRT 3. Cũng giống như khi duyệt web, tùy theo tải phải xử lý mà xung của CPU sẽ tăng hay giảm và ở tình huống trên, với cùng điện áp thì Willow Cove (đường màu vàng) cho mức xung vượt trội hơn so với Sunny Cove. Xung cao sẽ mang lại trải nghiệm tức thì đó là tốc độ phản hồi của tác vụ cũng như hiệu năng tổng thể.
Tiger Lake bên cạnh các nhân Willow Cove thì đây cũng là một dòng SoC thực thụ và thứ tiếp theo được Intel giới thiệu chính là nhân đồ họa Xe LP - một nhân đồ họa được phát triển mới, có thể tăng tỉ lệ và khai thác trong nhiều ứng dụng khác nhau mà mình sẽ nói trong một bài riêng.
Nhắc một chút thì dòng Ice Lake hiện tại đang được trang bị các nhân đồ họa Intel Iris Plus dùng kiến trúc Gen11 mới và hiệu năng của nó vượt xa so với Intel Gen9. Thế nhưng với Xe LP, hiệu năng của GPU tích hợp một lần nữa được tăng cường nhờ kiến trúc Xe LP mới cũng như số lượng đơn vị thực thi cao hơn. Tiger Lake như đã nói có băng thông gấp đôi cùng với kiến trúc dual ring cho cầu kết nối liên đơi giữa các nhân, Xe engine, bộ đệm và nhiều thứ khác. Thiết kế này nhằm tạo điều kiện để tích hợp nhiều đơn vị thực thi (EU) hơn vào GPU và kết quả là Tiger Lake sẽ có tối đa 96 EU cùng với bộ đệm 3,8 MB. Bộ đệm hệ thống cũng tăng 50% từ 12 MB đến 24 MB tùy SKU nhưng điều quan trọng là vẫn giữ được độ trễ thấp.
Không chỉ GPU, bộ nhớ RAM cũng được hưởng lợi từ sự cải tiến về thiết kế dual ring và băng thông. Intel còn bổ sung vi điều khiển bộ nhớ thứ 2 với dải cue sâu hơn từ đó cho hiệu năng scheduling tốt hơn. Băng thông bộ nhớ trên Tiger Lake có thể đạt 86 GB/s và nó cũng hỗ trợ nhiều công nghệ bộ nhớ, trước mắt là LPDDR4X-4267 hay DDR4-3200 cho đến LP5-5400.
Quảng cáo
Trước nguy cơ bị tấn công qua bộ nhớ, Tiger Lake được tích hợp một engine mã hóa bộ nhớ (TME) trong đó khai thác thuật toán mã hóa/giải mã XDS AES đối với mọi hoạt động ra vào dữ liệu của bộ nhớ từ đó bảo vệ toàn hệ thống DIMM trên máy. Ngoài ra, Intel còn ứng dụng công nghệ AI vào Tiger Lake và khai thác trong nhiều tải khác nhau từ gia tốc CPU bằng AI thông qua các tập chỉ thị NNI cho đến gia tốc GPU ở mức điện năng thấp bằng GNA 2.0 engine.
Tiger Lake là một con SoC thực thụ bởi nó cũng có display engine và display IO - 2 module được thiết kế dành riêng cho hiển thị và ảnh hóa. Intel muốn Tiger Lake CPU đạt được mức tiêu thụ điện năng thấp nhưng vẫn phải duy trì được chất lượng hiển thị, không chỉ là việc trình xuất ra nhiều màn hình mà còn là độ phân giải lớn hơn và chất lượng hình ảnh. Băng thông lại một lần nữa "gọi tên" và giải pháp được đưa ra đó là chuyển đường data path 64-byte trực tiếp từ bộ nhớ lên màn hình theo công nghệ được gọi là ISOC từ đó loại bỏ sự thất thoát về dữ liệu cũng như giảm tải cho cầu coherent fabric bên trong SoC. ISOC dễ dàng hỗ trợ tốc độ truyền tải đến 64 GB/s.
Ngoài ra với kiến trúc IPU thì Tiger Lake sẽ hỗ trợ nhiều tính năng ảnh hóa để mở ra các ứng dụng khác nhau, chẳng hạn như hỗ trợ tối đa 6 cảm biến ảnh hỗ trợ quay video ở độ phân giải 4K@90fps và chụp ảnh tĩnh độ phân giải 42 MP. Intel cho biết trên những sản phẩm ban đầu thì IPU6 sẽ hỗ trợ quay 4K@30fps và chụp ảnh 27 MP.
Vi điều khiển Thunderbolt 4 được tích hợp trên Tiger Lake và nó mở ra nhiều khả năng. Có Thunderbolt 4 cũng đồng nghĩa nó tương thích USB4, băng thông của kết nối này vẫn 40 GB/s và hỗ trợ trình xuất DisplayPort qua 3 chế độ tương tự cấu hình USB4. Riêng với PCIe 4.0 thì Tiger Lake chính thức hỗ trợ chuẩn này và bản thân CPU sẽ cấp lane trực tiếp cho SSD mà không cần qua PCH. Hệ thống IO được quản lý điện năng qua công nghệ DVFS tự động điều chỉnh tần số và điện áp dựa trên yêu cầu băng thông.
