SK hynix tiết lộ 1 số thông tin về công nghệ chip nhớ 3D NAND flash thế hệ 8 với hơn 300 lớp. Tiến bộ này cho phép cải thiện hiệu năng của thiết bị lưu trữ và giảm chi phí trên mỗi TB khi nó được ứng dụng vào thực tế, đâu đó giữa 2024 và 2025.
Chip nhớ TLC SK hynix 3D NAND Gen 8 sẽ có dung lượng 1 Tb (128 GB), hơn 300 lớp, mật độ hơn 20 Gb trên mỗi mm2. Chip nhớ sử dụng giao diện 2400 MT/s, có kích thước trang (page) là 16 KB, 4 plane, thông lượng tối đa 194 MBps, cao hơn 18% so với 3D NAND flash Gen 7 với 238 lớp. Việc cải thiện về I/O và thông lượng sẽ đặc biệt có ý nghĩa cho ứng dụng sản xuất SSD mới trên giao diện PCIe 5.0 x4 hoặc những giao diện hiện đại hơn trong tương lai. Mật độ lưu trữ của 3D NAND Gen 8 gần gấp đôi thế hệ cũ (trên 20 Gb/mm2 so với 11.55 Gb/mm2) sẽ tăng cường năng suất mỗi tấm wafer trên tiến trình sản xuất mới, từ đó giảm chi phí cho SK hynix.
Để đạt được NAND flash mật độ cao hơn, SK hynix đã sử dụng:
Chưa có thông tin về ngày bắt đầu đi vào sản xuất 3D NAND flash Gen 8 từ SK hynix, dù hiện tại có vẻ như quá trình phát triển đã hoàn tất hoặc sắp xong rồi.
Tom's Hardware
Chip nhớ TLC SK hynix 3D NAND Gen 8 sẽ có dung lượng 1 Tb (128 GB), hơn 300 lớp, mật độ hơn 20 Gb trên mỗi mm2. Chip nhớ sử dụng giao diện 2400 MT/s, có kích thước trang (page) là 16 KB, 4 plane, thông lượng tối đa 194 MBps, cao hơn 18% so với 3D NAND flash Gen 7 với 238 lớp. Việc cải thiện về I/O và thông lượng sẽ đặc biệt có ý nghĩa cho ứng dụng sản xuất SSD mới trên giao diện PCIe 5.0 x4 hoặc những giao diện hiện đại hơn trong tương lai. Mật độ lưu trữ của 3D NAND Gen 8 gần gấp đôi thế hệ cũ (trên 20 Gb/mm2 so với 11.55 Gb/mm2) sẽ tăng cường năng suất mỗi tấm wafer trên tiến trình sản xuất mới, từ đó giảm chi phí cho SK hynix.
Để đạt được NAND flash mật độ cao hơn, SK hynix đã sử dụng:
- Tính năng TPGM (Triple-Verify Program) thu hẹp ngưỡng phân phối điện áp cho cell nhớ, giảm 10% thời gian ghi (program time - tPROG), từ đó tăng hiệu năng.
- AUSP (Adaptive Unselected String Pre-Charge) - 1 quy trình giúp giảm tPROG khoảng 2%.
- APR (All-Pass Rising) giảm thời gian đọc (read time - tR) khoảng 2% đồng thời giảm thời gian tăng dòng từ (word line rising time).
- Kỹ thuật PDS (Programmed Dummy String) giúp giảm thời gian thiết lập đường kết nối cho tPROG và tR bằng cách giảm tải điện dung trên kênh.
- Khả năng PLRR (Plane-Level Read Retry) cho phép thay đổi cấp độ đọc của 1 plane mà không cần ngưng các cấp độ khác, từ đó có thể đưa ra lệnh đọc tiếp theo ngay lập tức, cải thiện QoS (Quality of Service) và hiệu năng đọc.
Chưa có thông tin về ngày bắt đầu đi vào sản xuất 3D NAND flash Gen 8 từ SK hynix, dù hiện tại có vẻ như quá trình phát triển đã hoàn tất hoặc sắp xong rồi.
Tom's Hardware
