Decode - Máy gì giờ cũng cần CPU, nhưng thiết kế ra CPU như thế nào? (P.3)

Nhắc lại vật lý cơ bản và hai dạng transistor

Trong phần 2, chúng ta đã xác định rằng không chỉ riêng chip vi xử lý, mà còn mọi dạng mạch điện tử tích hợp xử lý logic đều được tạo ra từ các transistor. Một transistor là một công tắc có thể điều khiển bằng điện tử, bật tắt bằng cách cấp hoặc ngắt nguồn điện tới điện cực cổng. Rồi hai dạng transistor cơ bản nhất cấu thành mọi con chip xử lý hiện tại:

• Transistor nMOS, cực cổng mở thì dòng điện được chạy qua
• Transistor pMOS, cực cổng đóng thì dòng điện được chạy qua

Vật liệu nền cho mỗi chip vi xử lý, nơi những transistor được ghép vào là silic. Silic được coi là một vật liệu bán dẫn, vì nó không hoàn toàn cách điện, cũng không hoàn toàn dẫn điện.

Doping: Biến silicon trở thành mạch điện tử tích hợp

Để biến tấm wafer silicon trở thành mạch tích hợp bằng cách thêm những transistor trên bề mặt vật liệu, các kỹ sư thực hiện một quy trình gọi là doping, không phải những chất cấm đưa vào cơ thể các vận động viên thể thao để tăng khả năng vận động và thi đấu. Doping ở đây là quy trình đưa thêm những tạp chất trong điều kiện được kiểm soát vô cùng nghiêm ngặt lên tấm nền silicon, từ đó thay đổi cách chất liệu này dẫn điện. Mục tiêu của quá trình doping sẽ là thay đổi cách electron phản ứng để kiểm soát quá trình xử lý thông tin.

Kết hợp với hai dạng transistor được đề cập trên đây, cũng có hai quy trình doping tương ứng.

Thứ nhất, nếu chúng ta thêm một cách có kiểm soát những nguyên tố cho electron, như arsenic, antimony và phosphorus, chúng ta sẽ tạo ra được một vùng silicon n-type. Tại sao lại gọi là n? Đấy là viết tắt của negative. Vì vùng silicon kết hợp với những nguyên tố cho electron giờ dư thừa electron, nó sẽ có nhiều hạt mang điện âm hơn, n-type.

Thứ hai, ngược lại, nếu chúng ta cũng thêm một cách có kiểm soát những nguyên tố nhận electron, như boron, indium hay gallium lên bề mặt silicon, vùng nền wafer này sẽ trở thành vùng p-type, nhiều hạt mang điện dương hơn.

Phức tạp hơn mà nói thì, quy trình cụ thể để tạo ra những vùng silicon có tạp chất để tăng hoặc giảm mật độ hạt mang điện âm và dương được gọi là ion implantation và diffusion. Nhưng chi tiết quá trình sẽ hơi rối rắm cũng như không quá quan trọng đối với một bài viết mang giá trị kiến thức sơ lược, tổng quát như thế này.

Quay lại với doping. Giờ khi chúng ta có thể kiểm soát khả năng dẫn điện của một khu vực nhất định trên tấm wafer silicon, chúng ta sẽ kết hợp tính chất của nhiều vùng lại với nhau để tạo ra các transistor trên bề mặt wafer.

Nhiệm vụ của transistor

Phổ biến nhất hiện giờ, là những transistor dạng MOSFET. Nó là viết tắt của Metal Oxide Semiconductor Field Effect Transistors. Mỗi transistor công nghệ MOSFET bao gồm 4 điện cực. Nguồn điện điều khiển đi qua hai điện cực Nguồn và Xả. Trong cụm transistor kênh n, điện đi vào cực xả, đi qua cực nguồn. Còn trong cụm transistor kênh p, điện đi vào cực nguồn, đi qua cực xả. Điện cực cổng là thứ bật tắt transistor. Và cuối cùng là điện cực Body, không liên quan lắm đối với toàn bộ con chip xử lý nên sẽ tạm bỏ qua chức năng của nó.



Chi tiết cái cách các transistor vận hành, và cách từng vùng transistor n và p tương tác với nhau ra sao, tất cả chúng đủ phức tạp để biến thành một khóa học cơ bản ở trường.

Hãy đơn giản hóa tất cả những điều đó bằng một phép so sánh. Hãy coi transistor là một cầu bắc ngang sông. Những electron là những chiếc xe muốn đi từ đầu này sang đầu kia của chiếc cầu, ở đây là cực nguồn và cực xả của transistor. Lấy ví dụ với transistor nMOS, khi điện cực cổng không được bật, cầu bị nâng lên, không có electron nào đi qua được. Khi có điện mở điện cực cổng, transistor nMOS được kích hoạt, tạo ra một con đường để dòng electron đi qua thoải mái.

Quang khắc: In những chi tiết vi mạch lên silicon

Để kiểm soát chính xác tới mức tối đa những vùng p và vùng n trên wafer silicon, TSMC, Samsung hay Intel ứng dụng một quy trình gọi là quang khắc, tiếng Anh là photolithography. Đây là một quy trình rất nhiều bước, rất phức tạp, và rất tốn kém. Các tập đoàn gia công bán dẫn tiêu hàng tỷ USD chỉ để hoàn thiện công nghệ cũng như quy trình, từ đó cho phép họ in những vi mạch kích thước nhỏ hơn, tốc độ nhanh hơn và tiêu thụ điện tiết kiệm hơn. Những cỗ máy quang khác chính là những cỗ máy in siêu chính xác, ghép và in hình mẫu của từng vùng trên bản thiết kế chip lên miếng silicon.

Ở thời điểm hiện tại, để nội dung của chúng ta mang tính thời sự và cập nhật nhất, khi kích thước của từng transistor càng ngày càng thu nhỏ, quy trình quang khắc sử dụng chùm tia DUV (deep ultraviolet) đã đi tới giới hạn.



Để tiếp tục qua trình thu nhỏ kích thước và tăng mật độ transistor, ngành gia công bán dẫn bắt đầu chuyển sang ứng dụng công nghệ quang khắc EUV (extreme ultraviolet), với những chùm tia cực tím bước sóng khoảng 13.5 nm để tạo ra những vùng mẫu chi tiết hơn theo cách chính xác hơn. Nói một cách ngắn gọn thì EUV cho phép tạo ra những transistor với mật độ rất cao, giảm số bước áp dụng tấm photomask tạo ra từ quá trình thiết kế con chip, khiến quá trình gia công bán dẫn hiệu quả hơn.

Quá trình tạo ra những transistor, biến những cụm transistor trên tấm wafer silicon thành một chip vi xử lý bắt đầu với tấm wafer silicon nguyên chất, được nung trong lò cho tới khi bề mặt của chúng hình thành một lớp silicon dioxide mỏng.

Sau đó, một lớp polymer nhạy sáng được phủ lên bề mặt lớp silicon dioxide trên bề mặt tấm wafer. Bằng cách chiếu chùm tia cực tím, trước đây là bước sóng DUV, giờ là bước sóng EUV, một cách chính xác vào từng khu vực cụ thể, cỗ máy scan trong các fab gia công bán dẫn sẽ có thể lột bỏ lớp chất nhạy sáng ở đúng khu vực muốn xử lý doping, tạo ra vùng n hoặc vùng p. Đó chính là bước gọi là quang khắc.



Sau khi quang khắc xong, tạo ra từng vùng để xử lý doping sau này, tấm wafer silicon sẽ được rửa bằng acid hydrofluoric để rửa trôi lớp silicon dioxide trên bề mặt wafer. Anh em để ý là acid hydrofluoric không ăn mòn polymer, ở đây là lớp chất nhạy sáng không bị chùm tia DUV và EUV đốt cháy. Lớp polymer nhạy sáng này sẽ trải qua bước khác để rửa trôi, để lộ tấm wafer với những vùng được bảo vệ bởi silicon dioxide, và những vùng không được bảo vệ.

Rồi quá trình áp lớp photomask, định hình và doping được làm đi làm lại hàng chục lần, từ từ tạo ra từng lớp chi tiết trên một die chip bán dẫn. Sau khi lớp nền silicon được xử lý xong, những kết nối kim loại sẽ được đặt lên trên cùng để kết nối những transistor khác nhau lại.

Quá trình gia công

Khi mỗi die chip vi xử lý giờ có hàng tỷ, thậm chí hàng chục tỷ transistor, quá trình gia công sẽ không “in” từng transistor đơn lẻ. Khi một con chip xử lý mới được thiết kế, các hãng sẽ tạo ra những tấm khung photomask cho mỗi bước xử lý quang khắc. Những tấm khung này là thứ thể hiện vị trí của từng chi tiết trong tổng số hàng tỷ transistor trên bề mặt con chip. Nhiều cụm chip được ghép lại với nhau, và được gia công cùng một lúc trên cùng một die bán dẫn.



Sau khi cả tấm wafer được xử lý xong, in xong từng cụm transistor, tạo ra nhiều die bán dẫn giống hệt nhau, từng die sẽ được cắt ra và đóng gói. Phụ thuộc vào kích thước của con chip, mỗi tấm wafer sẽ bao gồm hàng trăm con chip, thậm chí hơn. Thông thường, chip càng có hiệu năng cao thì mật độ transistor sẽ càng cao, tỷ lệ thuận với kích thước die. Vì kích thước wafer là cố định, nên chip càng cao cấp và càng nhiều transistor, mỗi tấm wafer sẽ tạo ra được ít die bán dẫn hơn.

Câu hỏi đặt ra là, tại sao không làm ra những con chip CPU kích thước khổng lồ, với hàng trăm nhân xử lý thay vì tối đa là 64 đối với máy bàn (AMD Threadripper Pro 7985WX) hay 192 nhân đối với máy chủ đám mây hiện giờ (AMD EPYC 9965)?

Giới hạn khiến chúng ta không làm được điều đó là những sai số và lỗi trong quá trình sản xuất. Những CPU hiện đại giờ có hàng tỷ transistor, nếu chỉ một phần trong số đó bị gia công lỗi, không thể vận hành, có thể phải vứt cả con chip đó đi. Kích thước chip càng lớn, lượng transistor càng cao, thì tỷ lệ lỗi cũng tăng theo tỷ lệ thuận.

Tiến trình gia công bán dẫn, và gia công transistor quy mô lớn

Tỷ lệ chip đạt chuẩn trên mỗi tấm wafer, khái niệm tiếng Anh là yield rate, đối với những tiến trình gia công đã thương mại hóa luôn là con số mà những cái tên như TSMC và Intel giữ bí mật. Tỷ lệ này hợp lý nhất là từ 70 đến 90%.

Rồi kết hợp với yield rate, để tối đa hóa lợi nhuận, chúng ta có thêm một khái niệm là binning. Lấy ví dụ như Intel, trước kia họ có những CPU 8 nhân, rồi 6 nhân, rồi 4 hoặc 2 nhân. Nhưng họ không sản xuất riêng lẻ từng sản phẩm như vậy, mà sẽ bắt đầu với việc gia công những wafer đầy những die chip CPU 8 nhân, rồi tiến hành tuyển chọn. Nếu lỗi hai trong 8 cụm nhân xử lý logic thì sẽ bán ra thị trường dưới dạng chip 6 CPU. Nếu lỗi 4 nhân thì biến nó thành chip 4 nhân bán ra thị trường… Và nếu tìm ra được những die bán dẫn với tỷ lệ transistor lỗi thấp hơn tỷ lệ trung bình, thì lúc đó gọi là anh em trúng “silicon lottery”, và những con chip đó thường được bán với mức giá cao hơn.



Và hiện giờ, một trong những cụm từ mang giá trị marketing lớn nhất đối với bất kỳ tập đoàn công nghệ nào trên thế giới, đặc biệt là khi giới thiệu những con chip mới, chính là tiến trình gia công. Ví dụ là nửa cuối năm nay, TSMC dự kiến sẽ thương mại hóa tiến trình 2nm.

Thế nhưng thực tế công nghệ và xét trên khía cạnh vật lý, những cái tên thương mại của những tiến trình gia công bán dẫn không còn mô tả chính xác bất kỳ chi tiết số đo vật lý nào của transistor nữa, chẳng hạn như chiều dài cực cổng, độ sâu kết nối kim loại hay độ sâu cực cổng của transistor. Thay vào đó, chúng chỉ mô tả thực tế là tiến trình ra mắt sau tạo ra được những die chip silicon với mật độ transistor cao hơn tiến trình trước đó.

Anh em còn nhớ chỉ mới vài năm trước thôi, những tiến trình như 10nm rồi sau đó là 7nm được coi là những công nghệ tối tân của cả thế giới. Còn giờ trong iPhone hay MacBook của anh em, là những con chip như A18 Pro hay M4, gia công trên tiến trình 3nm của TSMC. Trong thùng máy của anh em, những card đồ họa RTX 40 series được Nvidia ứng dụng tiến trình 5nm để gia công. Thế những con số này có giá trị gì?

Trước kia, con số nano mét được dùng để mô tả chiều dài tối thiểu giữa cực xả và cực nguồn của một transistor. Khi công nghệ trở nên cao cấp hơn, được hoàn thiện hơn, bản thân kích thước transistor cũng được thu nhỏ, tạo ra mật độ transistor trên die bán dẫn càng lúc càng dày, đi kèm với đó là cải thiện hiệu năng và cả hiệu quả tiêu thụ điện năng.

Khi xem xét những tiến trình gia công bán dẫn, điều quan trọng nhất là 2nm của TSMC khác với 2nm của Samsung, và càng khác so với 18A của Intel. Mỗi công ty lại xác định kích thước transistor họ gia công theo cách khác. Thành ra, có lúc kích thước transistor một hãng gia công trên tiến trình 5nm rất tương đồng với kích thước transistor hãng khác gia công trên tiến trình 7nm.

Rồi thậm chí, nếu cần, cùng một tiến trình gia công bán dẫn, transistor cũng sẽ không có kích thước đồng nhất.

Thiết kế tự động và tối ưu thiết kế CPU

Đối với một quá trình thiết kế chip cụ thể, transistor kích thước nhỏ hơn luôn bật tắt nhanh hơn vì cần ít thời gian hơn để dòng điện nạp và xả điện cực cổng. Tuy nhiên vì kích thước nhỏ, nên chúng chỉ có thể xử lý được cường độ điện áp thấp, nên vì thế bị giới hạn trong khả năng tính toán kết quả đầu ra. Nếu một mạch cần nguồn điện áp cao, kích thước transistor của cụm mạch đó sẽ phải lớn hơn nhiều.

Một ví dụ là những transistor trả kết quả tính toán (output) cho toàn bộ hệ thống. Chúng phải lớn hơn rất nhiều so với những transistor tạo ra những cụm mạch tính toán logic.



Trong phần trước chúng ta đã bàn tới việc sử dụng phần mềm hỗ trợ và những ngôn ngữ lập trình để mô phỏng cách từng cụm transistor vận hành, cấu thành cả con chip CPU trong máy tính. Nhưng thiết kế xong hệ thống hàng tỷ transistor chỉ là một nửa công việc. Để transistor làm việc với nhau, và tương tác với toàn bộ những linh kiện còn lại của hệ thống máy tính, cần thiết kế cả những đường dây kết nối mọi thứ trong bản vẽ thiết kế.

Những kết nối này được tạo ra bằng những lớp kim loại phía trên transistor. Hệ thống kết nối này phức tạp hệt như hệ thống đường xá đô thị, nhiều làn, nhiều đường, thậm chí còn chia thành nhiều tầng, tạo ra vô vàn những giao lộ khác nhau, tất cả được triển khai trên die chip silicon nhỏ xíu. Mỗi sản phẩm, tùy thuộc mức độ phức tạp và công năng, hiệu năng, sẽ có hệ thống kết nối khác nhau, số lượng lớp cầu nối interconnect khác nhau.

Transistor kích thước càng nhỏ thì cần càng nhiều lớp kim loại để kết nối mọi vùng để trao đổi tín hiệu. Một ví dụ cụ thể, tiến trình 5nm TSMC được cho là có tới 15 lớp kết nối kim loại. Điều này có nghĩa là trên con chip CPU AMD Ryzen 7000 series, hoặc chip A15 Bionic trong chiếc iPhone 13 Pro của anh em có 15 tầng “đường xá” cho dữ liệu và dòng electron di chuyển trên toàn bộ con chip.

Dưới đây là hình chụp bằng kính hiển vi, mô tả đường kết nối kim loại của một con chip bán dẫn tiến trình cũ, “chỉ có” 7 lớp kết nối kim loại. Mỗi lớp đều phẳng, và chúng nằm trên lớp transistor của chip. Anh em có thể thấy càng lên cao thì tiết diện kết nối kim loại càng lớn. Giữa mỗi lớp kết nối kim loại là những ống trụ tròn siêu nhỏ. Chúng nó tiếng Anh gọi là via. Nhờ những đường nối này mà dữ liệu có thể đi từ đường dưới lên các đường trên.

Rồi để tránh tạo ra điện trở không mong muốn, mỗi lớp đường dẫn kim loại đều được thay đổi kết cấu để dòng electron di chuyển theo những hướng khác nhau. Những lớp kim loại số lẻ sẽ được dùng làm kết nối ngang, và những lớp chẵn thì dùng làm kết nối dọc:



Với cả chiều rộng lẫn chiều sâu cực kỳ phức tạp, hệ thống kết nối kim loại phía trên lớp transistor này thường rất khó để thiết kế và quản lý. Đó là lý do những phần mềm máy tính sẽ được ứng dụng để tự động đặt đường dẫn để kết nối các transistor lại với nhau. Tùy thuộc mức độ phức tạp của thiết kế, phần mềm hỗ trợ thiết kế thậm chí còn có thể dịch những tác vụ từ code ngôn ngữ C để hiểu vị trí cụ thể của từng kết nối kim loại, từng transistor đơn lẻ.

Thường thì các nhà sản xuất chip sẽ để máy tính tự tạo ra bản vẽ thiết kế một cách tự động. Sau đó con người, những kỹ sư, tiến sĩ giỏi nhất trong ngành bán dẫn của các tập đoàn, từ Apple tới AMD, từ Qualcomm tới Nvidia sẽ kiểm tra và tối ưu từng mảng miếng của bản vẽ thiết kế kiến trúc chip mới.

CPU hiện đại thiết kế khó tới mức nào?

Khi các công ty thiết kế một con chip mới, họ sẽ bắt đầu thiết kế bằng những cụm transistor cơ bản, những cell bán dẫn tiêu chuẩn mà đơn vị gia công bán dẫn cho họ cung cấp. Lấy ví dụ, Intel hay TSMC sẽ cung cấp cho các nhà thiết kế chip xử lý những thiết kế cơ bản nhất, như những cụm transistor tính toán các phép tính logic, hay thiết kế biến các transistor thành cell lưu trữ dữ liệu. Công việc của nhà thiết kế, thông qua phần mềm, là kết hợp hàng tỷ cell như vậy lại với nhau, như lắp Lego, trở thành thiết kế con chip họ muốn.

Sau khi thiết kế xong bản vẽ, nhà thiết kế sẽ gửi bản vẽ bố cục bao gồm cả bố cục transistor lẫn bố cục đường kết nối kim loại cho đơn vị gia công. Bản vẽ ấy sẽ là nền tảng tạo ra những photomask, sử dụng trong quá trình quang khắc được đề cập ở trên. Nhưng thiết kế ra bản vẽ như thế nào?



Hình trên là hiển thị trong phần mềm hỗ trợ thiết kế chip bán dẫn, mô tả một cụm inverter cơ bản. Ở vùng khoanh màu xanh lá cây là một transistor pMOS. Ngay phái dưới là transistor nMOS. Đường kẻ dọc màu đỏ trong hình là cổng polysilicon. Hai bên vùng màu xanh lam là kết nối kim loại 1. Hai vùng màu tím là kết nối kim loại số 2. Dữ liệu đầu vào A đi từ bên trái, dữ liệu đầu ra Y ở bên phải. Hai vùng màu tím trên cùng và dưới cùng chính là kết nối điện và nối đất.



Ghép vài module cơ bản như vậy lại với nhau, trong hình trên mà một cụm tính toán giá trị độ dài dữ liệu 1-bit. Cụm trên có thể cộng, trừ và xử lý logic hai dữ liệu 1-bit đầu vào. Anh em nhìn kỹ những kết nối màu xanh lam, đó là lớp kết nối kim loại số 3. Ở những điểm cuối kết nối kim loại là những ô vuông lớn hơn. Chúng chính là via kết nối hai lớp kim loại dẫn điện và dữ liệu.



Cuối cùng, như trong hình trên, với cỡ 2 nghìn transistor, anh em sẽ có một chip vi xử lý tính toán 4-bit, 1 nhân, 1 luồng, 4 lớp kết nối kim loại, 8 byte bộ nhớ RAM. Mới chỉ làm được như vậy và cấu hình như vậy thôi mà anh em nhìn đã không ra chi tiết rồi. Giờ anh em hãy thử tưởng tượng quy trình thiết kế một CPU tính toán 64-bit, hàng megabyte bộ nhớ đệm, nhiều nhân, đa luồng, và hơn 20 bước trong pipeline xử lý.

Xét tới khía cạnh một CPU hiện đại anh em đang dùng hàng ngày sở hữu từ 5 đến 10 tỷ transistor, cả chục lớp kết nối kim loại, mức độ phức tạp trên bản vẽ của chúng cao hơn cả triệu lần so với thiết kế “đơn giản” trong hình screenshot phần mềm thiết kế bán dẫn trên đây. Chính vì lẽ đó, CPU hiện đại rất đắt, và cứ mỗi kiến trúc mới hoàn toàn, AMD và Intel thường sẽ mất từ 3 đến 5 năm, từ bước thiết kế ban đầu cho tới khi có sản phẩm thương mại bán ra thị trường.

Hiện giờ, không thiếu những công cụ và công nghệ như phần mềm hỗ trợ thiết kế vận hành bằng AI, hoặc thiết kế kiến trúc chip xử lý dạng chiplet sẽ giúp rút ngắn khoảng thời gian kể trên. Nhưng có một sự thật anh em cần nhớ, những con chip xử lý mạnh nhất hiện giờ trên thế giới: Nvidia GB200 Blackwell, AMD Ryzen 9950X3D, hay Apple A18 Pro, tất cả chúng đều được bắt đầu quá trình thiết kế từ hai đến ba năm về trước. Thực tế này sẽ khó có thể thay đổi một sớm một chiều.

Và với khẳng định đó, xin phép kết thúc phần 3 của chuỗi bài, nơi chúng ta nhìn sâu hơn vào quá trình quang khắc, gia công những chip bán dẫn.

Theo Techspot