Với bản cập nhật BIOS AMD AGESA 1.2.0.2, báo cáo của vài người dùng cho biết độ trễ liên-die (inter-core) trên các CPU kiến trúc Zen 5 mới nhất đã giảm đáng kể.
Dù chiplet là thiết kế rất hữu ích cho phép "nhồi nhét" nhiều nhân xử lý hơn trên cùng 1 con chip, nó vẫn có điểm trừ là tốc độ trao đổi dữ liệu giữa các die xử lý (CCD) khác nhau sẽ luôn cao hơn trong nội bộ die. Đặc trưng này dẫn tới những ứng dụng/tác vụ "nhạy cảm" về độ trễ tín hiệu sẽ có rủi ro bị sụt hiệu năng khi chúng khai thác nhiều nhân xử lý khác nhau trên các die khác nhau. Đây cũng là lý do mà AMD bổ sung thêm Game Mode trên phần mềm Ryzen Master nhằm thúc đấy các game chỉ sử dụng các nhân trong cùng 1 CCD để tránh tình trạng trên.
Lý thuyết mà nói, hiện tượng này ảnh hưởng tất cả mọi con chip AMD có hơn 1 CCD, không phân biệt thế hệ kiến trúc, công ty cũng rất cố gắng để giảm thiểu độ trễ liên-die sau mỗi lần ra mắt sản phẩm. Riêng với Ryzen 9000 (Zen 5), dường như tiến độ dự án hơi cập rập nên vào thời điểm chính thức chào bán, độ trễ liên-die trên những con chip này đột nhiên cao đáng kể, dẫn tới các bài thử nghiệm không được khả quan cho lắm (vẫn tốt, nhưng dưới kỳ vọng).
So sánh độ trễ liên-die trên Ryzen 9000 trước (trên) và sau (dưới) cập nhật BIOS mới
Mới đây, vài người dùng trên Overclock.net sau khi kiểm tra bản cập nhật BIOS mới đã phát hiện ra AGESA 1.2.0.2 (cụ thể là version 2401 trên ASUS ROG Crosshair X670E). Họ đã dùng ứng dụng CapFrameX (dùng để đo độ trễ giữa các nhân) và cho thấy khác biệt đáng kể giữa bản BIOS cũ (1.2.0.1A) so với mới (1.2.0.2). Cụ thể khi trao đổi dữ liệu giữa 2 nhân cùng CCD thì độ trễ trung bình khoảng 20 ns (không có gì thay đổi), nhưng giữa 2 CCD khác nhau thì ở bản cũ là 180 ns, còn bản mới chỉ còn khoảng 75 ns!
Mặc dù không có benchmark hiệu năng nào khác nhưng theo lý thuyết mà nói, độ trễ càng thấp thì khối lượng dữ liệu trao đổi được càng nhiều (trong cùng 1 khoảng thời gian), có nghĩa hiệu năng tổng sẽ được cải thiện. Vậy nên nếu bạn đang dùng hệ thống Zen 5 thì hãy thử kiểm tra website nhà sản xuất mainboard để xem có bản AGESA 1.2.0.2 này chưa nhé!
Dù chiplet là thiết kế rất hữu ích cho phép "nhồi nhét" nhiều nhân xử lý hơn trên cùng 1 con chip, nó vẫn có điểm trừ là tốc độ trao đổi dữ liệu giữa các die xử lý (CCD) khác nhau sẽ luôn cao hơn trong nội bộ die. Đặc trưng này dẫn tới những ứng dụng/tác vụ "nhạy cảm" về độ trễ tín hiệu sẽ có rủi ro bị sụt hiệu năng khi chúng khai thác nhiều nhân xử lý khác nhau trên các die khác nhau. Đây cũng là lý do mà AMD bổ sung thêm Game Mode trên phần mềm Ryzen Master nhằm thúc đấy các game chỉ sử dụng các nhân trong cùng 1 CCD để tránh tình trạng trên.
Lý thuyết mà nói, hiện tượng này ảnh hưởng tất cả mọi con chip AMD có hơn 1 CCD, không phân biệt thế hệ kiến trúc, công ty cũng rất cố gắng để giảm thiểu độ trễ liên-die sau mỗi lần ra mắt sản phẩm. Riêng với Ryzen 9000 (Zen 5), dường như tiến độ dự án hơi cập rập nên vào thời điểm chính thức chào bán, độ trễ liên-die trên những con chip này đột nhiên cao đáng kể, dẫn tới các bài thử nghiệm không được khả quan cho lắm (vẫn tốt, nhưng dưới kỳ vọng).
So sánh độ trễ liên-die trên Ryzen 9000 trước (trên) và sau (dưới) cập nhật BIOS mới
Mới đây, vài người dùng trên Overclock.net sau khi kiểm tra bản cập nhật BIOS mới đã phát hiện ra AGESA 1.2.0.2 (cụ thể là version 2401 trên ASUS ROG Crosshair X670E). Họ đã dùng ứng dụng CapFrameX (dùng để đo độ trễ giữa các nhân) và cho thấy khác biệt đáng kể giữa bản BIOS cũ (1.2.0.1A) so với mới (1.2.0.2). Cụ thể khi trao đổi dữ liệu giữa 2 nhân cùng CCD thì độ trễ trung bình khoảng 20 ns (không có gì thay đổi), nhưng giữa 2 CCD khác nhau thì ở bản cũ là 180 ns, còn bản mới chỉ còn khoảng 75 ns!
Mặc dù không có benchmark hiệu năng nào khác nhưng theo lý thuyết mà nói, độ trễ càng thấp thì khối lượng dữ liệu trao đổi được càng nhiều (trong cùng 1 khoảng thời gian), có nghĩa hiệu năng tổng sẽ được cải thiện. Vậy nên nếu bạn đang dùng hệ thống Zen 5 thì hãy thử kiểm tra website nhà sản xuất mainboard để xem có bản AGESA 1.2.0.2 này chưa nhé!
