Thẳng thắn mà nói, những thay đổi của thế hệ chip xử lý máy bàn Arrow Lake ra mắt cuối năm ngoái, đáng chú ý nhất là việc loại bỏ công nghệ siêu phân luồng (SMT - simultaneous multithreading), cũng như hiệu năng đôi khi còn kém hơn cả Raptor Lake hoàn toàn không phải thứ Intel muốn, giữa lúc họ vẫn đang gặp rất nhiều khó khăn trong kinh doanh.
Về phần người tiêu dùng, hoặc những người còn trung thành với đội xanh, hoặc những người không muốn AMD thống trị thị trường CPU máy bàn, để rồi những thế hệ chip sau này hét giá bao nhiêu cũng phải mua, họ luôn mong đợi Intel có câu trả lời trước công nghệ 3D Vcache của AMD, thứ tạo ra những sản phẩm CPU Ryzen X3D với hiệu năng gaming rất mạnh.
Không loại trừ khả năng, thế hệ CPU Core Ultra 300S, tên mã Nova Lake ra mắt trong năm nay sẽ làm được điều đó.
Những tuyên bố gần đây tại sự kiện Intel Direct Connect 2025 mới diễn ra cho thấy, có thể Intel sẽ ứng dụng hai công nghệ mà họ đã phát triển từ lâu, thứ nhất là xếp chồng die bán dẫn Foveros, và thứ hai là cầu nối die bán dẫn chiplet EMIB (Embedded Multi-Die Interconnect Bridge), họ có thể đang nghiên cứu cách chồng một lớp bộ nhớ đệm dung lượng lớn để phục vụ cho các nhân xử lý logic của Compute Tile, nói cách khác là các nhân CPU trên con chip xử lý máy bàn thế hệ Nova Lake.
Tại Direct Connect 2025, Intel đã hé lộ tiến trình gia công 18A-PT, tập trung chủ yếu vào những thiết kế mạch tích hợp bán dẫn với các die silicon xếp chồng lên nhau, gọi tắt là 3DIC. Kết hợp việc chồng các die bán dẫn mang nhiệm vụ khác nhau với thiết kế kết nối kim loại back-metal và Through Silicon Via, Intel sẽ có thể tạo ra những thiết kế chiplet xếp chồng theo chiều dọc, với mật độ transistor rất cao.
3DIC sẽ được kết hợp với công nghệ ghép dán die bán dẫn Foveros Direct 3D, để tạo ra công nghệ gia công in-house cho phép Intel cạnh tranh với kỹ thuật SoIC của TSMC. SoIC chính là thứ được TSMC ứng dụng để tạo ra những con chip X3D trong dàn máy tính ở nhà anh em. Trên khía cạnh thuần túy kỹ thuật, chưa bàn tới sản phẩm thương mại và hiệu năng của nó, khoảng cách giữa hai die silicon được ghép nối với nhau là 5 micro mét, nhỏ gần gấp đôi khoảng cách 9 micro mét khi ứng dụng công nghệ SoIC-X của TSMC.
Đó là trên khía cạnh gia công bán dẫn. Còn ở khía cạnh sản phẩm thương mại, vài tháng trước, giám đốc truyền thông sản phẩm công nghệ của Intel đã xác nhận họ có kế hoạch ứng dụng những kỹ thuật gia công kể trên để ghép thêm một lớp die bộ nhớ đệm chồng lên các die nhân tính toán của những mẫu CPU Xeon, thế hệ Clearwater Forest.
Rất có thể, Intel sẽ chờ đợi phản ứng của thị trường, cũng như hiệu năng của Clearwater Forest trước, rồi mới xác định xem có ứng dụng xếp chồng bộ nhớ đệm L3 lên Compute Tile của Nova Lake hay không. Dĩ nhiên chỉ làm điều này không phải giải pháp duy nhất để giải quyết những vấn đề mà Arrow Lake gặp phải. Họ còn phải giải quyết nhiều vấn đề với PPM của Windows 11, hay độ trễ bộ nhớ cao, dẫn tới sụt giảm hiệu năng so với những sản phẩm CPU cùng phân khúc khác.
Theo WCCFTech
Về phần người tiêu dùng, hoặc những người còn trung thành với đội xanh, hoặc những người không muốn AMD thống trị thị trường CPU máy bàn, để rồi những thế hệ chip sau này hét giá bao nhiêu cũng phải mua, họ luôn mong đợi Intel có câu trả lời trước công nghệ 3D Vcache của AMD, thứ tạo ra những sản phẩm CPU Ryzen X3D với hiệu năng gaming rất mạnh.
Không loại trừ khả năng, thế hệ CPU Core Ultra 300S, tên mã Nova Lake ra mắt trong năm nay sẽ làm được điều đó.
Những tuyên bố gần đây tại sự kiện Intel Direct Connect 2025 mới diễn ra cho thấy, có thể Intel sẽ ứng dụng hai công nghệ mà họ đã phát triển từ lâu, thứ nhất là xếp chồng die bán dẫn Foveros, và thứ hai là cầu nối die bán dẫn chiplet EMIB (Embedded Multi-Die Interconnect Bridge), họ có thể đang nghiên cứu cách chồng một lớp bộ nhớ đệm dung lượng lớn để phục vụ cho các nhân xử lý logic của Compute Tile, nói cách khác là các nhân CPU trên con chip xử lý máy bàn thế hệ Nova Lake.
Tại Direct Connect 2025, Intel đã hé lộ tiến trình gia công 18A-PT, tập trung chủ yếu vào những thiết kế mạch tích hợp bán dẫn với các die silicon xếp chồng lên nhau, gọi tắt là 3DIC. Kết hợp việc chồng các die bán dẫn mang nhiệm vụ khác nhau với thiết kế kết nối kim loại back-metal và Through Silicon Via, Intel sẽ có thể tạo ra những thiết kế chiplet xếp chồng theo chiều dọc, với mật độ transistor rất cao.
3DIC sẽ được kết hợp với công nghệ ghép dán die bán dẫn Foveros Direct 3D, để tạo ra công nghệ gia công in-house cho phép Intel cạnh tranh với kỹ thuật SoIC của TSMC. SoIC chính là thứ được TSMC ứng dụng để tạo ra những con chip X3D trong dàn máy tính ở nhà anh em. Trên khía cạnh thuần túy kỹ thuật, chưa bàn tới sản phẩm thương mại và hiệu năng của nó, khoảng cách giữa hai die silicon được ghép nối với nhau là 5 micro mét, nhỏ gần gấp đôi khoảng cách 9 micro mét khi ứng dụng công nghệ SoIC-X của TSMC.
Đó là trên khía cạnh gia công bán dẫn. Còn ở khía cạnh sản phẩm thương mại, vài tháng trước, giám đốc truyền thông sản phẩm công nghệ của Intel đã xác nhận họ có kế hoạch ứng dụng những kỹ thuật gia công kể trên để ghép thêm một lớp die bộ nhớ đệm chồng lên các die nhân tính toán của những mẫu CPU Xeon, thế hệ Clearwater Forest.
Rất có thể, Intel sẽ chờ đợi phản ứng của thị trường, cũng như hiệu năng của Clearwater Forest trước, rồi mới xác định xem có ứng dụng xếp chồng bộ nhớ đệm L3 lên Compute Tile của Nova Lake hay không. Dĩ nhiên chỉ làm điều này không phải giải pháp duy nhất để giải quyết những vấn đề mà Arrow Lake gặp phải. Họ còn phải giải quyết nhiều vấn đề với PPM của Windows 11, hay độ trễ bộ nhớ cao, dẫn tới sụt giảm hiệu năng so với những sản phẩm CPU cùng phân khúc khác.
Theo WCCFTech
