Panther Lake là tên mã thế hệ vi xử lý Core Ultra tiếp theo của Intel, lần đầu được hé lộ cách đây vài hôm, đây coi như một bước đi chiến lược quan trọng trong lộ trình phát triển của hãng. Đây là dòng vi xử lý đầu tiên của Intel sản xuất trên tiến trình Intel 18A, một node bán dẫn tiên tiến tích hợp các công nghệ đột phá như RibbonFET và PowerVia. Panther Lake sẽ là nền tảng kết hợp hiệu suất cao kiểu Arrow Lake với hiệu quả năng lượng hàng đầu của Lunar Lake trong một SoC duy nhất.
Intel tuyên bố thế hệ này sẽ đạt hiệu năng CPU cao hơn 50% so với thế hệ trước (dựa trên tổng số nhân P-core và E-core mới) và hiệu năng đồ họa tích hợp cao hơn 50% nhờ GPU Arc Xe thế hệ 3 (tối đa 12 nhân Xe). Sự trỗi dậy của các SoC Arm hiệu năng cao, tiết kiệm điện tích hợp NPU/GPU mạnh mẽ từ Apple và Qualcomm đã buộc Intel phải nâng cấp toàn diện về hiệu suất lẫn thời lượng pin, chưa kể đến đối thủ "truyền kiếp" là AMD. Các sản phẩm sử dụng Panther Lake dự kiến sẽ ra mắt từ tháng 1 năm 2026.
Panther Lake đánh dấu cột mốc quan trọng khi là sản phẩm đầu tiên của Intel dùng tiến trình Intel 18A cho phân khúc người dùng cuối. Tiến trình 18A mang đến hai đổi lớn: RibbonFET – kiến trúc transistor dạng cổng bao quanh nanoribbon cho phép kiểm soát dòng rò tốt hơn so với FinFET truyền thống và PowerVia – kỹ thuật cấp nguồn từ mặt sau chip thay vì chia sẻ không gian với dây dẫn tín hiệu ở mặt trước.
Thực ra thì RibbonFET là tên gọi của kiến trúc bán dẫn GAA do Intel đặt. Thay vì “fin” dựng đứng như FinFET (cổng chỉ ôm 3 mặt), RibbonFET dùng các “dải” (ribbon/nanosheet) kênh dẫn đặt ngang và cổng bao trọn 4 phía của kênh. Nhờ vậy, bóng bán dẫn có kiểm soát điện trường chặt hơn, rò thấp hơn, giữ được đặc tính ngắn kênh khi thu nhỏ và vẫn đẩy được dòng lớn bằng cách xếp chồng nhiều nanosheet trong cùng diện tích. Intel dùng GAA (RibbonFET) từ node 20A/18A, trong đó 18A là thế hệ triển khai thương mại song song với PowerVia.
Còn PowerVia là cách Intel đưa mạng cấp nguồn (VDD/VSS) ra mặt lưng của wafer — còn mặt trước để tín hiệu đi lại. Nói ngắn gọn: nguồn đi “đường riêng” ở phía sau, tín hiệu đi “đường riêng” ở phía trước. Việc tách rời này giải quyết trực diện hai nỗi khổ ở các node siêu nhỏ: khan hiếm kim loại cho dây tín hiệu và sụt áp nguồn (IR-drop/droop).
![[IMG]](https://photo2.tinhte.vn/data/attachment-files/2024/05/8327037_Carrier-Wafer-Illustration.jpg)
Khi thu nhỏ tiến trình, dây kim loại mảnh hơn, điện trở tăng, mạng cấp nguồn và tín hiệu giành nhau từng lớp metal dẫn đến dễ tắc nghẽn định tuyến, nhiễu nguồn lớn, biên timing phải “nới an toàn” khiến xung tối đa khó tăng. Bằng cách “đổi luồng giao thông” cho nguồn ra mặt lưng, PowerVia giải phóng không gian mặt trước cho tín hiệu và rút ngắn quãng đường cấp điện, giúp nguồn sạch và ổn định hơn.
RibbonFET (GAA nanosheet) cải thiện điện tĩnh của transistor, PowerVia cải thiện khả năng cấp điện. Trên Intel 18A, sẽ có hai thứ đi chung: transistor kiểm soát kênh tốt hơn, còn nguồn thì đến “tận chân” transistor theo đường ngắn nhất. Kết quả là đầu vào (device) mạnh, đầu ra (interconnect/PDN) thông thoáng, là nền tảng để nâng xung nhịp, giảm điện năng và tăng mật độ cùng lúc.
Với PowerVia, cụm P-core/E-core của nền tảng Panther Lake có nguồn ổn hơn ở tải biến động nhanh, iGPU Xe3 và NPU 5.0 cũng hưởng lợi vì nội bộ SoC bớt “kẹt đường” ở mặt trước. Điều này mang đến trải nghiệm thực tế là: xung nhịp turbo ổn định hơn, ít tụt xung đột ngột, nhiệt độ dễ kiểm soát hơn và hệ thống tản nhiệt từ đó làm việc hiệu quả hơn và dĩ nhiên là pin tốt hơn (ở cùng mức công việc).
Kiến trúc CPU của Panther Lake tiếp tục xu hướng thiết kế lai (hybrid) đã khởi đầu từ Alder Lake, gồm hai loại: nhân hiệu năng cao (P-core) và nhân tiết kiệm điện (E-core). Thế hệ P-core mới có tên mã Cougar Cove, phát triển dựa trên kiến trúc Lion Cove của Arrow Lake/Lunar Lake. Intel nhấn mạnh Cougar Cove là bước tinh chỉnh tối ưu trên nền Lion Cove, thay vì một thiết kế hoàn toàn khác biệt: không mở rộng độ rộng pipeline hay tăng độ sâu, mà tập trung nâng cấp thuật toán và cấu trúc bên trong để tăng IPC và tiết kiệm năng lượng.
Trong thông cáo báo chí của Intel cho biết, hiệu năng của Panther Lake sẽ tương đương Arrow Lake nhưng mức độ tiết kiệm điện năng sẽ giống như Lunar Lake.
Cụ thể, nhân Cougar Cove được cải tiến bộ dự đoán rẽ nhánh với thuật toán thông minh hơn và tăng kích thước các bảng dự đoán ở mọi cấp, giúp giảm độ trễ và tăng độ chính xác khi tiên đoán các nhánh lệnh phức tạp. Bộ đệm chuyển đổi địa chỉ (TLB) cũng được mở rộng (nhờ lợi thế mật độ của tiến trình 18A), cho phép lưu trữ nhiều mục hơn, cải thiện hiệu năng trên các ứng dụng bộ nhớ phức tạp.
Một điểm đáng chú ý là Cougar Cove áp dụng cơ chế quản lý năng lượng dựa trên AI: vi xử lý có thể chủ động điều chỉnh mức độ ưu tiên của một số khối chức năng (ví dụ bộ nạp trước – prefetcher) tùy theo loại khối lượng công việc, nhằm đạt cân bằng giữa hiệu suất và điện năng. Ngoài ra, Cougar Cove tăng cường khả năng phán đoán phụ thuộc bộ nhớ: khi gặp các cặp lệnh load/store có quan hệ, CPU dự báo tốt hơn để thực thi load đúng thứ tự, qua đó tăng IPC nhờ hạn chế tình trạng chờ dữ liệu.
Những tinh chỉnh này cộng hưởng cùng lợi thế tiến trình mới giúp Cougar Cove đạt hiệu năng đơn nhân dự kiến cao hơn ~10% ở cùng mức điện năng so với Lion Cove (của Arrow/Lunar). Intel cho biết trong các tác vụ đơn luồng nhẹ, Cougar Cove có thể giảm tới 40% điện năng tiêu thụ mà vẫn duy trì hiệu năng tương đương thế hệ trước, nhờ các cải tiến về predictor và quản lý năng lượng thông minh.
Với Darkmont, đây là sự kế thừa và mở rộng kiến trúc Skymont (E-core của Lunar Lake). Tương tự Cougar Cove, các thay đổi ở Darkmont mang tính tiến hóa: Intel tập trung tối ưu để tăng IPC và hiệu quả chứ không thiết kế lại hoàn toàn. Darkmont được trang bị cơ chế điều chỉnh động prefetcher theo tải công việc, giúp cân bằng độ phản hồi và mức tiêu thụ điện tùy tình huống (tương tự cách Cougar Cove ứng dụng cho prefetcher P-core).
Bộ dự đoán rẽ nhánh của E-core cũng được nâng cấp độ chính xác, giảm lãng phí thực thi sai và tiết kiệm năng lượng. Một cải tiến nổi bật trên Darkmont là áp dụng kỹ thuật loop stream detection – nhận diện vòng lặp lệnh để tạm tắt nguồn phần front-end khi lặp, tránh phí phạm năng lượng trong các chu trình lặp đơn giản. Đặc biệt, Darkmont mở rộng phạm vi sử dụng nanocode, một cơ chế lần đầu giới thiệu ở Skymont, cho phép thực thi một số lệnh phức tạp (thường phải gọi microcode ROM tuần tự) bằng các chuỗi vi lệnh song song được nhúng ngay trong mạch điều khiển của decoder.
Với 3 bộ giải mã lệnh front-end, mỗi bộ được trang bị PLA chứa nanocode, Darkmont có thể xử lý đồng thời nhiều chuỗi vi lệnh phức tạp mà không cần tuần tự truy cập ROM microcode như trước, tránh tình trạng nghẽn cổ chai khi nhiều decoder chờ microcode. Nhờ những nâng cấp này, hiệu năng của một nhân Darkmont được cải thiện khoảng 17% so với Crestmont (E-core trên Meteor/Arrow) ở cùng mức công suất. Thậm chí, theo phân tích nội bộ, cụm E-core Darkmont có thể đạt hiệu năng ngang ngửa một nhân P-core Raptor Cove (thế hệ P-core của Raptor Lake) tại cùng mức điện năng tiêu thụ – một minh chứng cho thấy các nhân tiết kiệm điện ngày càng mạnh mẽ.
Giống như các thế hệ Meteor, Arrow và Lunar gần đây, Panther Lake áp dụng kiến trúc đóng gói dạng chiplet disaggregated: các thành phần chính của SoC được tách thành các tile riêng biệt (compute, GPU, I/O, v.v.) rồi liên kết bằng công nghệ 2.5D/3D Foveros. Cách tiếp cận này cho phép Intel kết hợp nhiều tiến trình sản xuất khác nhau tối ưu cho từng khối chức năng.
Trong trường hợp của Panther Lake, compute tile chứa các nhân CPU được sản xuất trên Intel 18A tiên tiến nhất, trong khi tile đồ họa có thể chế tạo trên quy trình Intel 3 hoặc TSMC N3 tùy nhu cầu, tile I/O trên TSMC N6. Các tile được gắn trên die liên kết thông qua Foveros và các thành phần trống được lấp bởi filler tile để tạo mặt phẳng đồng nhất phục vụ cho tản nhiệt. Nhờ Scalable Fabric Gen2 (từng giới thiệu ở Lunar Lake) làm nền tảng liên kết nhất quán, Intel có thể linh hoạt “xáo trộn” và mở rộng các IP trên SoC Panther Lake mà vẫn đảm bảo tính thống nhất và hiệu năng liên lạc cao giữa các tile.
Intel đã công bố ba SKU SoC Panther Lake mẫu nhằm phục vụ các phân khúc thiết bị đa dạng. Phiên bản nhỏ nhất có 4 nhân P đi kèm 4 nhân LP-E (tổng cộng 8 nhân), tương tự thiết kế Lunar Lake trước đây. Do không có cụm E-core, nhiều khả năng phiên bản này chỉ tích hợp 12MB L3 cache dùng chung cho 4 P-core (ước tính dựa trên cấu trúc tương tự Lunar Lake). Bù lại, đây là cấu hình tiết kiệm nhất với GPU Xe3 tích hợp nhỏ (tối đa 4 nhân Xe3) và hỗ trợ bộ nhớ linh hoạt: có thể dùng RAM DDR5 tháo rời (SO-DIMM/LPCAMM) tốc độ tối đa 6800 MT/s hoặc RAM hàn LPDDR5X tối đa 6400 MT/s.
SKU thứ hai là phiên bản có 4 P-core, 4 E-core và 4 LP E-core, mang đến tổng cộng 12 nhân. Nhờ có cụm E-core chính, phiên bản này dự kiến sở hữu L3 cache lên đến 18MB dùng chung cho khối 4P+8E. GPU tích hợp của bản tầm trung vẫn là tile đồ họa Xe3 nhỏ với tối đa 4 nhân Xe (giống bản nhỏ). Tuy nhiên, khả năng kết nối bộ nhớ và I/O được nâng cao: hỗ trợ RAM DDR5 tốc độ tới 7200 MT/s hoặc LPDDR5X tới 8533 MT/s , đồng thời trang bị tổng cộng 20 làn PCIe (12 làn Gen5 + 8 làn Gen4).
Phiên bản cao cấp nhất của Panther Lake vẫn giữ cấu hình CPU 4P+8E+4 LP E (16 nhân) như bản tầm trung, nhưng nâng cấp mạnh mẽ GPU tích hợp. Tile đồ họa trên bản này sở hữu tới 12 nhân Xe3 (Arc GPU thế hệ 3) – gấp 3 lần số EU so với hai bản kia, đem lại hiệu năng đồ họa dự kiến cao hơn 50% so với iGPU Xe2 8 nhân của Lunar Lake trước đó. Để đảm bảo nguồn băng thông đủ nuôi cụm GPU lớn, Intel giới hạn tùy chọn bộ nhớ của bản này chỉ ở LPDDR5X hàn trên board, hỗ trợ tốc độ lên đến 9600 MT/s, thay vì cho phép dùng DDR5 rời như hai bản nhỏ hơn. Về I/O, phiên bản này quay lại sử dụng tile I/O thu gọn với 8 làn PCIe Gen4 + 4 làn Gen5 (tổng 12 làn), có vẻ như được tinh chỉnh nhắm đến các thiết bị handheld gaming hoặc laptop siêu mỏng hiệu năng cao không dùng GPU rời (vì nếu đã có iGPU mạnh, việc bổ sung nhiều làn PCIe cho GPU rời trở nên không cần thiết).
Intel tuyên bố thế hệ này sẽ đạt hiệu năng CPU cao hơn 50% so với thế hệ trước (dựa trên tổng số nhân P-core và E-core mới) và hiệu năng đồ họa tích hợp cao hơn 50% nhờ GPU Arc Xe thế hệ 3 (tối đa 12 nhân Xe). Sự trỗi dậy của các SoC Arm hiệu năng cao, tiết kiệm điện tích hợp NPU/GPU mạnh mẽ từ Apple và Qualcomm đã buộc Intel phải nâng cấp toàn diện về hiệu suất lẫn thời lượng pin, chưa kể đến đối thủ "truyền kiếp" là AMD. Các sản phẩm sử dụng Panther Lake dự kiến sẽ ra mắt từ tháng 1 năm 2026.
Intel Panther Lake: mạnh như Arrow Lake nhưng tiết kiệm điện như Lunar Lake (Phần 2)
Chủ đề này chúng ta tiếp tục đi tìm hiểu về những điểm mới trên nền tảng Intel Panther Lake mà Intel đã ra mắt tại sự kiện ở Arizona hồi tháng 9, cụ thể là về GPU, Memory và Thread Director.
Để nắm bắt, bạn có thể đọc phần 1 theo link bên dưới....
tinhte.vn
Intel Panther Lake: mạnh như Arrow Lake nhưng tiết kiệm điện như Lunar Lake (Phần 3)
Ở phần 3 này chúng ta tiếp tục tìm hiểu về kiến trúc bộ nhớ của nền tảng Intel Panther Lake và cách mà con chip này quản lý bộ nhớ như thế nào. Như đã nói, với Intel Panther Lake, Intel cho các OEM nhiều tùy chọn về bộ nhớ, bao gồm cả DDR5 và...
tinhte.vn
RibbonFET và PowerVia
Panther Lake đánh dấu cột mốc quan trọng khi là sản phẩm đầu tiên của Intel dùng tiến trình Intel 18A cho phân khúc người dùng cuối. Tiến trình 18A mang đến hai đổi lớn: RibbonFET – kiến trúc transistor dạng cổng bao quanh nanoribbon cho phép kiểm soát dòng rò tốt hơn so với FinFET truyền thống và PowerVia – kỹ thuật cấp nguồn từ mặt sau chip thay vì chia sẻ không gian với dây dẫn tín hiệu ở mặt trước.
Thực ra thì RibbonFET là tên gọi của kiến trúc bán dẫn GAA do Intel đặt. Thay vì “fin” dựng đứng như FinFET (cổng chỉ ôm 3 mặt), RibbonFET dùng các “dải” (ribbon/nanosheet) kênh dẫn đặt ngang và cổng bao trọn 4 phía của kênh. Nhờ vậy, bóng bán dẫn có kiểm soát điện trường chặt hơn, rò thấp hơn, giữ được đặc tính ngắn kênh khi thu nhỏ và vẫn đẩy được dòng lớn bằng cách xếp chồng nhiều nanosheet trong cùng diện tích. Intel dùng GAA (RibbonFET) từ node 20A/18A, trong đó 18A là thế hệ triển khai thương mại song song với PowerVia.
Còn PowerVia là cách Intel đưa mạng cấp nguồn (VDD/VSS) ra mặt lưng của wafer — còn mặt trước để tín hiệu đi lại. Nói ngắn gọn: nguồn đi “đường riêng” ở phía sau, tín hiệu đi “đường riêng” ở phía trước. Việc tách rời này giải quyết trực diện hai nỗi khổ ở các node siêu nhỏ: khan hiếm kim loại cho dây tín hiệu và sụt áp nguồn (IR-drop/droop).
Khi thu nhỏ tiến trình, dây kim loại mảnh hơn, điện trở tăng, mạng cấp nguồn và tín hiệu giành nhau từng lớp metal dẫn đến dễ tắc nghẽn định tuyến, nhiễu nguồn lớn, biên timing phải “nới an toàn” khiến xung tối đa khó tăng. Bằng cách “đổi luồng giao thông” cho nguồn ra mặt lưng, PowerVia giải phóng không gian mặt trước cho tín hiệu và rút ngắn quãng đường cấp điện, giúp nguồn sạch và ổn định hơn.
RibbonFET (GAA nanosheet) cải thiện điện tĩnh của transistor, PowerVia cải thiện khả năng cấp điện. Trên Intel 18A, sẽ có hai thứ đi chung: transistor kiểm soát kênh tốt hơn, còn nguồn thì đến “tận chân” transistor theo đường ngắn nhất. Kết quả là đầu vào (device) mạnh, đầu ra (interconnect/PDN) thông thoáng, là nền tảng để nâng xung nhịp, giảm điện năng và tăng mật độ cùng lúc.
Với PowerVia, cụm P-core/E-core của nền tảng Panther Lake có nguồn ổn hơn ở tải biến động nhanh, iGPU Xe3 và NPU 5.0 cũng hưởng lợi vì nội bộ SoC bớt “kẹt đường” ở mặt trước. Điều này mang đến trải nghiệm thực tế là: xung nhịp turbo ổn định hơn, ít tụt xung đột ngột, nhiệt độ dễ kiểm soát hơn và hệ thống tản nhiệt từ đó làm việc hiệu quả hơn và dĩ nhiên là pin tốt hơn (ở cùng mức công việc).
Cougar Cove và Darkmont
Kiến trúc CPU của Panther Lake tiếp tục xu hướng thiết kế lai (hybrid) đã khởi đầu từ Alder Lake, gồm hai loại: nhân hiệu năng cao (P-core) và nhân tiết kiệm điện (E-core). Thế hệ P-core mới có tên mã Cougar Cove, phát triển dựa trên kiến trúc Lion Cove của Arrow Lake/Lunar Lake. Intel nhấn mạnh Cougar Cove là bước tinh chỉnh tối ưu trên nền Lion Cove, thay vì một thiết kế hoàn toàn khác biệt: không mở rộng độ rộng pipeline hay tăng độ sâu, mà tập trung nâng cấp thuật toán và cấu trúc bên trong để tăng IPC và tiết kiệm năng lượng.
Trong thông cáo báo chí của Intel cho biết, hiệu năng của Panther Lake sẽ tương đương Arrow Lake nhưng mức độ tiết kiệm điện năng sẽ giống như Lunar Lake.
Cụ thể, nhân Cougar Cove được cải tiến bộ dự đoán rẽ nhánh với thuật toán thông minh hơn và tăng kích thước các bảng dự đoán ở mọi cấp, giúp giảm độ trễ và tăng độ chính xác khi tiên đoán các nhánh lệnh phức tạp. Bộ đệm chuyển đổi địa chỉ (TLB) cũng được mở rộng (nhờ lợi thế mật độ của tiến trình 18A), cho phép lưu trữ nhiều mục hơn, cải thiện hiệu năng trên các ứng dụng bộ nhớ phức tạp.
Một điểm đáng chú ý là Cougar Cove áp dụng cơ chế quản lý năng lượng dựa trên AI: vi xử lý có thể chủ động điều chỉnh mức độ ưu tiên của một số khối chức năng (ví dụ bộ nạp trước – prefetcher) tùy theo loại khối lượng công việc, nhằm đạt cân bằng giữa hiệu suất và điện năng. Ngoài ra, Cougar Cove tăng cường khả năng phán đoán phụ thuộc bộ nhớ: khi gặp các cặp lệnh load/store có quan hệ, CPU dự báo tốt hơn để thực thi load đúng thứ tự, qua đó tăng IPC nhờ hạn chế tình trạng chờ dữ liệu.
Những tinh chỉnh này cộng hưởng cùng lợi thế tiến trình mới giúp Cougar Cove đạt hiệu năng đơn nhân dự kiến cao hơn ~10% ở cùng mức điện năng so với Lion Cove (của Arrow/Lunar). Intel cho biết trong các tác vụ đơn luồng nhẹ, Cougar Cove có thể giảm tới 40% điện năng tiêu thụ mà vẫn duy trì hiệu năng tương đương thế hệ trước, nhờ các cải tiến về predictor và quản lý năng lượng thông minh.
Với Darkmont, đây là sự kế thừa và mở rộng kiến trúc Skymont (E-core của Lunar Lake). Tương tự Cougar Cove, các thay đổi ở Darkmont mang tính tiến hóa: Intel tập trung tối ưu để tăng IPC và hiệu quả chứ không thiết kế lại hoàn toàn. Darkmont được trang bị cơ chế điều chỉnh động prefetcher theo tải công việc, giúp cân bằng độ phản hồi và mức tiêu thụ điện tùy tình huống (tương tự cách Cougar Cove ứng dụng cho prefetcher P-core).
Bộ dự đoán rẽ nhánh của E-core cũng được nâng cấp độ chính xác, giảm lãng phí thực thi sai và tiết kiệm năng lượng. Một cải tiến nổi bật trên Darkmont là áp dụng kỹ thuật loop stream detection – nhận diện vòng lặp lệnh để tạm tắt nguồn phần front-end khi lặp, tránh phí phạm năng lượng trong các chu trình lặp đơn giản. Đặc biệt, Darkmont mở rộng phạm vi sử dụng nanocode, một cơ chế lần đầu giới thiệu ở Skymont, cho phép thực thi một số lệnh phức tạp (thường phải gọi microcode ROM tuần tự) bằng các chuỗi vi lệnh song song được nhúng ngay trong mạch điều khiển của decoder.
Với 3 bộ giải mã lệnh front-end, mỗi bộ được trang bị PLA chứa nanocode, Darkmont có thể xử lý đồng thời nhiều chuỗi vi lệnh phức tạp mà không cần tuần tự truy cập ROM microcode như trước, tránh tình trạng nghẽn cổ chai khi nhiều decoder chờ microcode. Nhờ những nâng cấp này, hiệu năng của một nhân Darkmont được cải thiện khoảng 17% so với Crestmont (E-core trên Meteor/Arrow) ở cùng mức công suất. Thậm chí, theo phân tích nội bộ, cụm E-core Darkmont có thể đạt hiệu năng ngang ngửa một nhân P-core Raptor Cove (thế hệ P-core của Raptor Lake) tại cùng mức điện năng tiêu thụ – một minh chứng cho thấy các nhân tiết kiệm điện ngày càng mạnh mẽ.
Thiết kế SoC đa tile và cấu trúc “3 cụm nhân”
Giống như các thế hệ Meteor, Arrow và Lunar gần đây, Panther Lake áp dụng kiến trúc đóng gói dạng chiplet disaggregated: các thành phần chính của SoC được tách thành các tile riêng biệt (compute, GPU, I/O, v.v.) rồi liên kết bằng công nghệ 2.5D/3D Foveros. Cách tiếp cận này cho phép Intel kết hợp nhiều tiến trình sản xuất khác nhau tối ưu cho từng khối chức năng.
Trong trường hợp của Panther Lake, compute tile chứa các nhân CPU được sản xuất trên Intel 18A tiên tiến nhất, trong khi tile đồ họa có thể chế tạo trên quy trình Intel 3 hoặc TSMC N3 tùy nhu cầu, tile I/O trên TSMC N6. Các tile được gắn trên die liên kết thông qua Foveros và các thành phần trống được lấp bởi filler tile để tạo mặt phẳng đồng nhất phục vụ cho tản nhiệt. Nhờ Scalable Fabric Gen2 (từng giới thiệu ở Lunar Lake) làm nền tảng liên kết nhất quán, Intel có thể linh hoạt “xáo trộn” và mở rộng các IP trên SoC Panther Lake mà vẫn đảm bảo tính thống nhất và hiệu năng liên lạc cao giữa các tile.
Intel đã công bố ba SKU SoC Panther Lake mẫu nhằm phục vụ các phân khúc thiết bị đa dạng. Phiên bản nhỏ nhất có 4 nhân P đi kèm 4 nhân LP-E (tổng cộng 8 nhân), tương tự thiết kế Lunar Lake trước đây. Do không có cụm E-core, nhiều khả năng phiên bản này chỉ tích hợp 12MB L3 cache dùng chung cho 4 P-core (ước tính dựa trên cấu trúc tương tự Lunar Lake). Bù lại, đây là cấu hình tiết kiệm nhất với GPU Xe3 tích hợp nhỏ (tối đa 4 nhân Xe3) và hỗ trợ bộ nhớ linh hoạt: có thể dùng RAM DDR5 tháo rời (SO-DIMM/LPCAMM) tốc độ tối đa 6800 MT/s hoặc RAM hàn LPDDR5X tối đa 6400 MT/s.
SKU thứ hai là phiên bản có 4 P-core, 4 E-core và 4 LP E-core, mang đến tổng cộng 12 nhân. Nhờ có cụm E-core chính, phiên bản này dự kiến sở hữu L3 cache lên đến 18MB dùng chung cho khối 4P+8E. GPU tích hợp của bản tầm trung vẫn là tile đồ họa Xe3 nhỏ với tối đa 4 nhân Xe (giống bản nhỏ). Tuy nhiên, khả năng kết nối bộ nhớ và I/O được nâng cao: hỗ trợ RAM DDR5 tốc độ tới 7200 MT/s hoặc LPDDR5X tới 8533 MT/s , đồng thời trang bị tổng cộng 20 làn PCIe (12 làn Gen5 + 8 làn Gen4).
Phiên bản cao cấp nhất của Panther Lake vẫn giữ cấu hình CPU 4P+8E+4 LP E (16 nhân) như bản tầm trung, nhưng nâng cấp mạnh mẽ GPU tích hợp. Tile đồ họa trên bản này sở hữu tới 12 nhân Xe3 (Arc GPU thế hệ 3) – gấp 3 lần số EU so với hai bản kia, đem lại hiệu năng đồ họa dự kiến cao hơn 50% so với iGPU Xe2 8 nhân của Lunar Lake trước đó. Để đảm bảo nguồn băng thông đủ nuôi cụm GPU lớn, Intel giới hạn tùy chọn bộ nhớ của bản này chỉ ở LPDDR5X hàn trên board, hỗ trợ tốc độ lên đến 9600 MT/s, thay vì cho phép dùng DDR5 rời như hai bản nhỏ hơn. Về I/O, phiên bản này quay lại sử dụng tile I/O thu gọn với 8 làn PCIe Gen4 + 4 làn Gen5 (tổng 12 làn), có vẻ như được tinh chỉnh nhắm đến các thiết bị handheld gaming hoặc laptop siêu mỏng hiệu năng cao không dùng GPU rời (vì nếu đã có iGPU mạnh, việc bổ sung nhiều làn PCIe cho GPU rời trở nên không cần thiết).
Làm bảng so sánh cho anh em sáng mắt