Một số nguồn tin cho biết Google đang cân nhắc chọn Intel để gia công cho thế hệ chip tensor processing unit (TPU) tiếp theo và nhà phân tích Ming-Chi Kuo vừa chia sẻ thêm góc nhìn về thương vụ này. Theo Kuo, bài toán quyết định nằm ở hiệu suất đóng gói (yield) của công nghệ EMIB-T mà Intel đang phát triển, trong bối cảnh Google được cho là ngày càng siết chặt chi phí cho thiết kế TPU thế hệ mới mang tên Humufish.
EMIB-T (Embedded Multi-die Interconnect Bridge Through Silicon Vias) là biến thể của công nghệ EMIB, dùng một “cầu nối” nhúng trong đế đóng gói hữu cơ thay vì dùng silicon interposer truyền thống để dẫn tín hiệu giữa chip và bảng mạch. Cách tiếp cận này được Intel cho là giúp giảm chi phí so với những giải pháp đóng gói sử dụng interposer silicon, đặc biệt với các gói chip kích thước lớn. Biến thể EMIB-T còn cải thiện khả năng dẫn điện bằng cách đưa dòng đi thẳng qua các TSV (Through Silicon Vias), những mạch dẫn thẳng đứng nối trực tiếp khuôn chip bên trên với phần đế bên dưới, thay vì để dòng phải “đi vòng” qua cầu nối như EMIB ban đầu.
![[IMG]](https://cdn.wccftech.com/wp-content/uploads/2026/04/Intel-EMIB-M-EMIB-T-Foundry-Advanced-Packaging-Tech_1-728x410.jpg)
Theo Kuo, việc Intel đạt hiệu suất khoảng 90% với EMIB-T là một tín hiệu tích cực, nhưng chưa đủ để đảm bảo cho các đơn hàng TPU quy mô lớn từ Google. Intel đặt mục tiêu nội bộ là nâng hiệu suất EMIB-T lên mức 98%, dựa trên chuẩn so sánh với Flip Chip Ball Grid Array (FCBGA), bởi EMIB về bản chất là phần mở rộng của FCBGA. Kuo nhấn mạnh bước nhảy từ 90% lên 98% khó hơn rất nhiều so với chặng từ 0% lên 90% và con số 90% hiện tại cũng chỉ là kết quả ở giai đoạn xác nhận công nghệ, chưa phải hiệu suất sản xuất hàng loạt.
Chính vì vậy, nhà phân tích cho rằng cách tiếp cận phù hợp với EMIB-T lúc này là lạc quan nhưng cũng thận trọng, thay vì xem 90% là cột mốc đã an toàn. Về phía Google, lý do công ty đặc biệt quan tâm đến hiệu suất đóng gói là áp lực phải cạnh tranh với NVIDIA bằng chi phí tốt hơn trên mỗi đơn vị năng lực AI.
Ngoài làm việc với Intel, Google được cho là đã hỏi TSMC về mức tiết kiệm chi phí nếu trực tiếp tape-out thiết kế Humufish thay vì đi qua đối tác MediaTek. Tape-out là giai đoạn cuối trong thiết kế chip, khi “bản vẽ” hoàn chỉnh được gửi sang nhà máy để bắt đầu sản xuất.
Mời anh em đọc thêm:
Wccftech.
EMIB-T (Embedded Multi-die Interconnect Bridge Through Silicon Vias) là biến thể của công nghệ EMIB, dùng một “cầu nối” nhúng trong đế đóng gói hữu cơ thay vì dùng silicon interposer truyền thống để dẫn tín hiệu giữa chip và bảng mạch. Cách tiếp cận này được Intel cho là giúp giảm chi phí so với những giải pháp đóng gói sử dụng interposer silicon, đặc biệt với các gói chip kích thước lớn. Biến thể EMIB-T còn cải thiện khả năng dẫn điện bằng cách đưa dòng đi thẳng qua các TSV (Through Silicon Vias), những mạch dẫn thẳng đứng nối trực tiếp khuôn chip bên trên với phần đế bên dưới, thay vì để dòng phải “đi vòng” qua cầu nối như EMIB ban đầu.
Theo Kuo, việc Intel đạt hiệu suất khoảng 90% với EMIB-T là một tín hiệu tích cực, nhưng chưa đủ để đảm bảo cho các đơn hàng TPU quy mô lớn từ Google. Intel đặt mục tiêu nội bộ là nâng hiệu suất EMIB-T lên mức 98%, dựa trên chuẩn so sánh với Flip Chip Ball Grid Array (FCBGA), bởi EMIB về bản chất là phần mở rộng của FCBGA. Kuo nhấn mạnh bước nhảy từ 90% lên 98% khó hơn rất nhiều so với chặng từ 0% lên 90% và con số 90% hiện tại cũng chỉ là kết quả ở giai đoạn xác nhận công nghệ, chưa phải hiệu suất sản xuất hàng loạt.
Chính vì vậy, nhà phân tích cho rằng cách tiếp cận phù hợp với EMIB-T lúc này là lạc quan nhưng cũng thận trọng, thay vì xem 90% là cột mốc đã an toàn. Về phía Google, lý do công ty đặc biệt quan tâm đến hiệu suất đóng gói là áp lực phải cạnh tranh với NVIDIA bằng chi phí tốt hơn trên mỗi đơn vị năng lực AI.
Ngoài làm việc với Intel, Google được cho là đã hỏi TSMC về mức tiết kiệm chi phí nếu trực tiếp tape-out thiết kế Humufish thay vì đi qua đối tác MediaTek. Tape-out là giai đoạn cuối trong thiết kế chip, khi “bản vẽ” hoàn chỉnh được gửi sang nhà máy để bắt đầu sản xuất.
Mời anh em đọc thêm:
Kỹ sư Intel chia sẻ chi tiết công nghệ EMIB-T: Kỹ thuật gia công chiplet nhiều die thế hệ mới
Intel đã công bố một số đột phá trong đóng gói chip tại Hội nghị Công nghệ Linh kiện Điện tử (ECTC), phác thảo những ưu điểm kỹ thuật của nhiều kỹ thuật đóng gói chip mới. Tiến sĩ Rahul Manepalli, giám đốc điều hành, phó chủ tịch mảng phát triển...
tinhte.vn
Wccftech.
