TSMC đang chuẩn bị ra mắt quy trình sản xuất N2 (2nm), được kỳ vọng sẽ mang lại nhiều cải tiến vượt trội so với công nghệ N3 (3nm) hiện tại. Tuy nhiên, chi phí sản xuất các con chip với quy trình này sẽ cao hơn đáng kể so với các công nghệ trước đó. Theo nhiều báo cáo, một tấm wafer N2 300mm có thể có giá trên 30.000 USD, cao gấp đôi so với mức giá của wafer N4/N5 (khoảng 15.000 USD). Con số này cũng cao hơn đáng kể so với chi phí của wafer N3, vốn ở mức khoảng 18.500 USD.
TSMC
Quy trình sản xuất N2 sắp tới của TSMC dự kiến sẽ mang lại nhiều cải tiến so với công nghệ N3E hiện tại. N2 được dự đoán sẽ tăng hiệu suất từ 10% đến 15%, đồng thời giảm mức tiêu thụ năng lượng từ 25% đến 30%. Bên cạnh đó, mật độ transistor cũng được kỳ vọng sẽ tăng thêm khoảng 15%. Nhìn chung, sự nâng cấp từ tiến trình N3E sang N2 mang lại các cải tiến tương tự như nâng cấp từ N5 sang N3B.
Ngoài ra, N2 của TSMC sẽ sử dụng transistor nanosheet GAA, cho phép các nhà thiết kế chip kiểm soát chính xác hơn về hiệu suất và năng lượng bằng cách điều chỉnh độ rộng của Channel (độ rộng của Channel lớn sẽ giúp tăng hiệu suất, trong khi độ rộng của Channel nhỏ đi sẽ giảm mức tiêu thụ năng lượng). Công nghệ N2 cũng bao gồm tính năng NanoFlex, giúp các nhà thiết kế chip có thể kết hợp các cell tiêu chuẩn từ các libraries khác nhau — hiệu suất cao, tiêu thụ điện thấp, và mật độ cao — trong cùng một khối để tối ưu hóa hiệu suất, năng lượng và kích thước chip.
Mỗi tấm Wafer 2nm 300mm của TSMC có thể lên đến hơn 30000 USD
Vấn đề của công nghệ N2 nằm ở chi phí đầu tư của TSMC. Công ty đang xây dựng hai nhà máy để sản xuất chip bằng quy trình 2nm, và đầu tư hàng chục tỷ USD vào thiết bị in thạch bản EUV cực kỳ đắt đỏ (khoảng 200 triệu USD mỗi chiếc), cùng với nhiều công nghệ sản xuất tiên tiến khác. Hơn nữa, N2 sẽ sử dụng nhiều bước in thạch bản EUV hơn, điều này sẽ làm tăng chi phí. Ví dụ, TSMC có thể phải sử dụng lại kỹ thuật in thạch bản kép EUV với N2, điều này sẽ làm tăng chi phí trong khẩu sản xuất.
Dù chi phí cao, Apple dự kiến sẽ là một trong những khách hàng đầu tiên sử dụng công nghệ N2 cho các dòng chip Apple M5 cho iPad, MacBook, iMac và chip A-series cho iPhone, với thời gian ra mắt dự kiến vào cuối năm 2025. Các hãng khác như Qualcomm, Intel, AMD, và Nvidia có thể vẫn sẽ áp dụng công nghệ này, nhưng sẽ chậm hơn từ 1,5 đến 2 năm.
Với mức giá dự kiến 30.000 USD cho mỗi tấm wafer, việc sử dụng công nghệ N2 có thể là một thách thức về mặt kinh tế đối với nhiều khách hàng của TSMC. Dù vậy, những nhà sản xuất chip có đủ khả năng đầu tư vào phát triển hệ thống 2nm chắc chắn sẽ có thể chuyển phần lớn chi phí này sang cho người dùng cuối.
Nguồn: tomshardware
TSMC
Quy trình sản xuất N2 sắp tới của TSMC dự kiến sẽ mang lại nhiều cải tiến so với công nghệ N3E hiện tại. N2 được dự đoán sẽ tăng hiệu suất từ 10% đến 15%, đồng thời giảm mức tiêu thụ năng lượng từ 25% đến 30%. Bên cạnh đó, mật độ transistor cũng được kỳ vọng sẽ tăng thêm khoảng 15%. Nhìn chung, sự nâng cấp từ tiến trình N3E sang N2 mang lại các cải tiến tương tự như nâng cấp từ N5 sang N3B.
Ngoài ra, N2 của TSMC sẽ sử dụng transistor nanosheet GAA, cho phép các nhà thiết kế chip kiểm soát chính xác hơn về hiệu suất và năng lượng bằng cách điều chỉnh độ rộng của Channel (độ rộng của Channel lớn sẽ giúp tăng hiệu suất, trong khi độ rộng của Channel nhỏ đi sẽ giảm mức tiêu thụ năng lượng). Công nghệ N2 cũng bao gồm tính năng NanoFlex, giúp các nhà thiết kế chip có thể kết hợp các cell tiêu chuẩn từ các libraries khác nhau — hiệu suất cao, tiêu thụ điện thấp, và mật độ cao — trong cùng một khối để tối ưu hóa hiệu suất, năng lượng và kích thước chip.
Mỗi tấm Wafer 2nm 300mm của TSMC có thể lên đến hơn 30000 USD
Vấn đề của công nghệ N2 nằm ở chi phí đầu tư của TSMC. Công ty đang xây dựng hai nhà máy để sản xuất chip bằng quy trình 2nm, và đầu tư hàng chục tỷ USD vào thiết bị in thạch bản EUV cực kỳ đắt đỏ (khoảng 200 triệu USD mỗi chiếc), cùng với nhiều công nghệ sản xuất tiên tiến khác. Hơn nữa, N2 sẽ sử dụng nhiều bước in thạch bản EUV hơn, điều này sẽ làm tăng chi phí. Ví dụ, TSMC có thể phải sử dụng lại kỹ thuật in thạch bản kép EUV với N2, điều này sẽ làm tăng chi phí trong khẩu sản xuất.
Dù chi phí cao, Apple dự kiến sẽ là một trong những khách hàng đầu tiên sử dụng công nghệ N2 cho các dòng chip Apple M5 cho iPad, MacBook, iMac và chip A-series cho iPhone, với thời gian ra mắt dự kiến vào cuối năm 2025. Các hãng khác như Qualcomm, Intel, AMD, và Nvidia có thể vẫn sẽ áp dụng công nghệ này, nhưng sẽ chậm hơn từ 1,5 đến 2 năm.
Với mức giá dự kiến 30.000 USD cho mỗi tấm wafer, việc sử dụng công nghệ N2 có thể là một thách thức về mặt kinh tế đối với nhiều khách hàng của TSMC. Dù vậy, những nhà sản xuất chip có đủ khả năng đầu tư vào phát triển hệ thống 2nm chắc chắn sẽ có thể chuyển phần lớn chi phí này sang cho người dùng cuối.
Nguồn: tomshardware
