Biên bản ghi nhớ hợp tác giữa SK hynix và TSMC vừa được ký, để cùng sản xuất thế hệ chip nhớ HBM kế tiếp, đồng thời cải thiện tích hợp logic và HBM thông qua công nghệ đóng gói tiên tiến. SK hynix dự kiến sẽ tiến hành phát triển HBM4 (High Bandwidth Memory thế hệ 6), đồng thời đi vào sản xuất hàng loạt từ năm 2026.
Hợp tác giữa SK hynix và TSMC sẽ giúp đạt được nhiều sáng tạo đổi mới cho công nghệ HBM, đột phá về hiệu năng bộ nhớ nhờ liên kết giữa khâu thiết kế sản phẩm, gia công và cung cấp. Đầu tiên cả 2 công ty sẽ tập trung cải thiện hiệu năng của phần đế bán dẫn (base die) - thứ nằm dưới cùng trong gói chip. Người ta tạo ra HBM bằng cách xếp chồng nhiều lớp DRAM lên trên core die theo chiều dọc, liên kết chúng bằng TSV (Through-Silicon Via), với mỗi DRAM stack gồm 1 core DRAM die gắn lên 1 base die cũng qua TSV, sau đó đóng gói lại thành chip nhớ HBM. Phần đế của HBM sẽ kết nối với GPU để nhận lệnh điều khiển.
Trước đây SK hynix sử dụng công nghệ độc quyền để tạo nên base die, từ thế hệ đầu tiên tới HBM3E, tuy nhiên với HBM4, hãng muốn hợp tác cùng TSMC để tận dụng tiến trình hiện đại hơn cho base die. Nhờ tiến trình mới, sẽ có nhiều chức năng hơn có thể được nhồi nhét vào bên trong không gian hạn chế, từ đó SK hynix có thể tùy biến HBM4 để phù hợp với nhu cầu của các khách hàng khác nhau, từ tập trung hiệu năng cho tới khả năng tiết kiệm năng lượng. Cả 2 công ty cũng đồng ý hợp tác để tối ưu hóa tích hợp giữa HBM của SK hynix và công nghệ đóng gói CoWoS (Chip-on-Wafer-on-Substrate) mà TSMC cung cấp, giúp cải thiện hiệu quả hoạt động tổng thể cho những thiết bị ứng dụng chip nhớ HBM.
DIGITIMES Asia
Hợp tác giữa SK hynix và TSMC sẽ giúp đạt được nhiều sáng tạo đổi mới cho công nghệ HBM, đột phá về hiệu năng bộ nhớ nhờ liên kết giữa khâu thiết kế sản phẩm, gia công và cung cấp. Đầu tiên cả 2 công ty sẽ tập trung cải thiện hiệu năng của phần đế bán dẫn (base die) - thứ nằm dưới cùng trong gói chip. Người ta tạo ra HBM bằng cách xếp chồng nhiều lớp DRAM lên trên core die theo chiều dọc, liên kết chúng bằng TSV (Through-Silicon Via), với mỗi DRAM stack gồm 1 core DRAM die gắn lên 1 base die cũng qua TSV, sau đó đóng gói lại thành chip nhớ HBM. Phần đế của HBM sẽ kết nối với GPU để nhận lệnh điều khiển.
Trước đây SK hynix sử dụng công nghệ độc quyền để tạo nên base die, từ thế hệ đầu tiên tới HBM3E, tuy nhiên với HBM4, hãng muốn hợp tác cùng TSMC để tận dụng tiến trình hiện đại hơn cho base die. Nhờ tiến trình mới, sẽ có nhiều chức năng hơn có thể được nhồi nhét vào bên trong không gian hạn chế, từ đó SK hynix có thể tùy biến HBM4 để phù hợp với nhu cầu của các khách hàng khác nhau, từ tập trung hiệu năng cho tới khả năng tiết kiệm năng lượng. Cả 2 công ty cũng đồng ý hợp tác để tối ưu hóa tích hợp giữa HBM của SK hynix và công nghệ đóng gói CoWoS (Chip-on-Wafer-on-Substrate) mà TSMC cung cấp, giúp cải thiện hiệu quả hoạt động tổng thể cho những thiết bị ứng dụng chip nhớ HBM.
DIGITIMES Asia
