Tuy là hãng bán dẫn đầu tiên áp dụng công nghệ GAAFET (gate-all-around) vào sản xuất nhưng cho tới nay, Samsung chưa làm ra con chip cao cấp nào cho chính mình bằng công nghệ trên.
Theo thông tin của Synopsys (hãng cung cấp phần mềm thiết kế chip), công ty Hàn Quốc vừa hoàn tất mẫu thiết kế (tape out) chip di động hiệu năng cao đầu tiên của mình sau khi sử dụng bộ công cụ Synopsys.ai EDA giúp tăng tốc quá trình thiết kế chip. Đây là bước cuối cùng trước khi một con chip được đưa vào fab sản xuất. Thông tin này cho thấy, sau 2 năm công bố dây chuyền 3 nm (SF3), Samsung mới thực sự "xài được" hàng "nhà làm".
Cấu trúc GAAFET khó sản xuất hơn FinFET
Về kỹ thuật mà nói, việc thiết kế chip cho dây chuyền 3 nm của Samsung sẽ "khó hơn" 3 nm của TSMC hoặc các node FinFET khác. Vì SF3 của Samsung dựa trên công nghệ GAAFET vốn là một cấu trúc transistor hoàn toàn khác với planar hay FinFET. Với một cấu trúc khác hẳn, các kỹ sư sẽ mất nhiều thời gian hơn để "nắn chỉnh" các mạch điện cho đạt mục tiêu thiết kế. Đây cũng là lý do tại sao TSMC không "vội vã" chuyển sang GAAFET ở node 3 nm mà dành nhiều thời gian để làm việc với các công ty như Synopsys để hoàn tất các công cụ thiết kế chip cho phù hợp.
Còn trên thực tế, không rõ liệu vấn đề chỉ thuần tuý do bản chất GAAFET khác FinFET hay vì hiệu suất SF3 của Samsung có vấn đề (hay là cả 2)? Trong mảng bán dẫn, quá trình tối ưu hiệu suất thường kéo dài khoảng 1 năm tính từ khi dây chuyền chính thức hoạt động. Nhưng nay đã là 2 năm kể từ khi Samsung "khua chiêng gõ trống" về SF3 song không thấy có nhiều sản phẩm "ra lò" từ đây. Tới năm ngoái công ty Hàn Quốc cho biết họ mới sản xuất tới con chip 3 nm thứ 3, song không nói rõ đấy là chip gì. Nhiều khả năng đấy là một chip ASIC dùng cho mining hoặc DRAM/HBM, vốn có cấu trúc ít phức tạp hơn các chip xử lý cao cấp.
Cũng trong thông cáo của Synposys, công ty này cho hay bộ EDA mà Samsung sử dụng có thêm sự hỗ trợ của AI, không chỉ góp phần rút ngắn thời gian thiết kế mà còn cho phép đạt xung nhịp cao hơn 300 MHz cho cả CPU và GPU (không rõ hơn so với gì, có lẽ là mục tiêu thiết kế ban đầu) đồng thời giảm bớt 10% mức tiêu thụ điện động (dynamic).
Và vì đây là thông tin từ Synopsys, không phải Samsung, do vậy chúng ta không rõ mẫu chip này có tên gọi là gì và có thể xuất hiện trong mẫu Galaxy nào. Nhưng thông thường từ khi tape out cho tới lúc sản xuất hàng loạt và đưa vào sản phẩm chính thức mất khoảng nửa năm, vì thế có lẽ phải cuối 2024 này bạn mới có thể cầm trên tay được chiếc smartphone đầu tiên dùng chip SoC 3 nm do Samsung sản xuất.
Theo thông tin của Synopsys (hãng cung cấp phần mềm thiết kế chip), công ty Hàn Quốc vừa hoàn tất mẫu thiết kế (tape out) chip di động hiệu năng cao đầu tiên của mình sau khi sử dụng bộ công cụ Synopsys.ai EDA giúp tăng tốc quá trình thiết kế chip. Đây là bước cuối cùng trước khi một con chip được đưa vào fab sản xuất. Thông tin này cho thấy, sau 2 năm công bố dây chuyền 3 nm (SF3), Samsung mới thực sự "xài được" hàng "nhà làm".
Cấu trúc GAAFET khó sản xuất hơn FinFET
Về kỹ thuật mà nói, việc thiết kế chip cho dây chuyền 3 nm của Samsung sẽ "khó hơn" 3 nm của TSMC hoặc các node FinFET khác. Vì SF3 của Samsung dựa trên công nghệ GAAFET vốn là một cấu trúc transistor hoàn toàn khác với planar hay FinFET. Với một cấu trúc khác hẳn, các kỹ sư sẽ mất nhiều thời gian hơn để "nắn chỉnh" các mạch điện cho đạt mục tiêu thiết kế. Đây cũng là lý do tại sao TSMC không "vội vã" chuyển sang GAAFET ở node 3 nm mà dành nhiều thời gian để làm việc với các công ty như Synopsys để hoàn tất các công cụ thiết kế chip cho phù hợp.
Planar MOSFET, FinFET, GAAFET và tương lai của ngành bán dẫn
Planar MOSFET chính là MOSFET nhưng ở hình thái cơ bản nhất (dạng phẳng 2D - planar). Nó là hình dạng chung của hầu hết MOSFET được sản xuất trên các tiến trình bán dẫn trước 14 nm. Tên gọi planar chỉ bắt đầu sau khi các nhà sản xuất bán dẫn nghĩ…
tinhte.vn
Còn trên thực tế, không rõ liệu vấn đề chỉ thuần tuý do bản chất GAAFET khác FinFET hay vì hiệu suất SF3 của Samsung có vấn đề (hay là cả 2)? Trong mảng bán dẫn, quá trình tối ưu hiệu suất thường kéo dài khoảng 1 năm tính từ khi dây chuyền chính thức hoạt động. Nhưng nay đã là 2 năm kể từ khi Samsung "khua chiêng gõ trống" về SF3 song không thấy có nhiều sản phẩm "ra lò" từ đây. Tới năm ngoái công ty Hàn Quốc cho biết họ mới sản xuất tới con chip 3 nm thứ 3, song không nói rõ đấy là chip gì. Nhiều khả năng đấy là một chip ASIC dùng cho mining hoặc DRAM/HBM, vốn có cấu trúc ít phức tạp hơn các chip xử lý cao cấp.
Hệ sinh thái 2 nm GAAFET của TSMC đã dần hoàn thiện, khai thác vào năm 2025
Khác với các tiến trình bán dẫn 7 / 5 / 3 nm trước đó, việc chuyển sang 2 nm (N2) của TSMC sẽ tốn nhiều thời gian và chi phí hơn do áp dụng kỹ thuật sản xuất nanosheet gate-all-around (GAA) hoàn toàn mới so với FinFET.
tinhte.vn
Cũng trong thông cáo của Synposys, công ty này cho hay bộ EDA mà Samsung sử dụng có thêm sự hỗ trợ của AI, không chỉ góp phần rút ngắn thời gian thiết kế mà còn cho phép đạt xung nhịp cao hơn 300 MHz cho cả CPU và GPU (không rõ hơn so với gì, có lẽ là mục tiêu thiết kế ban đầu) đồng thời giảm bớt 10% mức tiêu thụ điện động (dynamic).
Và vì đây là thông tin từ Synopsys, không phải Samsung, do vậy chúng ta không rõ mẫu chip này có tên gọi là gì và có thể xuất hiện trong mẫu Galaxy nào. Nhưng thông thường từ khi tape out cho tới lúc sản xuất hàng loạt và đưa vào sản phẩm chính thức mất khoảng nửa năm, vì thế có lẽ phải cuối 2024 này bạn mới có thể cầm trên tay được chiếc smartphone đầu tiên dùng chip SoC 3 nm do Samsung sản xuất.
